Устройство для управления обслуживанием запросов

 

УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ОБСЛУЖИВАНИЕМ ЗАПРОСОВ, содержащее группу счетчиков запросов,блок элементов ИЛИ, группу блоков элемен-. тов И, первый и второй блоки элементов И, группу элементов И, элемент И, элемент ИЛИ, схему сравнения, счетчик импульсов, триггер, элемент задержки и регистр, причем тактовый вход устройства, соединен с первым входом элемента И, выходы элементов И -группь являются группой выходов устройства, отличающееся тем, что, с целью сокращения объема оборудования, оно содержит два дешифратора , причем каждый сигнальный вход устройства соединен с вычитающим входом соответствующего счетчика) запросов группы и соответствукхцим входом элеме 1та ИЛИ, выход которого соединен с единичным входом.триггера и управляющим входом регистра, запросный вход устройства соединен с управляющим входом первого блока элементов И, каХдый выход которого соединен с с ммирующим входом соответствующего счетчика запросов группы , группа выходов каждого из которых соединена с группой соответствующего блока элементов И группы, управляю1чий вход каждого из которьлх соединен с соответствующим выходом первого дешифратора, группа входов . которого соадинена с группой выходов счетчика импульсов и первой группой входов второго блока элементов И, последний выход первого дешифратора соединен с нулевым входом триггера, выход которого соединен со вторым ) входом элемента И, выход которого через элемент задержки соединен со счетным входом счетчика ш 1пуль-сов, вторая группа входов второго блока элементов И соединена с группой выходов элементов ИЛИ и первой группой 5g входов схемы сравнения, вторая груп (Л па входов которой соединена с первой группой выходов регистра, вторая С. группа выходов которого соединена с группой входов второго дешифратора , группа выходов которого соединена с группой входов первого блока элементов И, первый вход каждого элемента И группы соединен с соответствующим входом второго дешифратора , запросный вход устройства соединен с втррыми входами элементов И группы, группа выходов каждого блока элементов И группы соединена L с соответствующей группой входов бло ка элементов ИЛИ, выход схемы сравне ния соединен с управляющим входом второго блока элементов И, первая и вторая группы выходов второго блока элементов И соединены соответственно с первой и второй группами входов регистра.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (l9) (П) 3(51) G 06 Г 9 46

\

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТБЕННЫЙ КОМИТЕТ CCCP

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3417600/18-24 (22) 15.04.82 (46) 30.09.83. Бюл. Р 36 (72) 10.И.Минеев, В.B.Беляков и В,В.Соколов (53) 681.325(088.8) (56). 1. Авторское свидетельство СССР

Р 811255, кл. G06 9/46, 1981.

2. Авторское свидетельство СССР по заявке Р 3317928/18-24, кл. О06Г 9/46, 1982 (прототип). (54)(57) УСТРОИСТВО ДЛЯ УПРАВЛЕНИЯ

ОБСЛУЖИВАНИЕМ ЗАПРОСОВ, содержащее группу счетчикон запросов, блок элементов ИЛИ, группу блоков элементов И, первый и второй блоки элементов И, группу элементов И, элемент

И, элемент ИЛИ, схему сравнения, счетчик импульсов, триггер, элемент задержки и регистр, причем тактовый вход устройства. соединен с первым входом элемента И, выходы элементов

И .группы являются группой выходов устройства, о т л и ч а ю щ е е с я тем, что, с целью сокращения объема оборудования, оно содержит два дешифратора, причем каждый сигнальный вход устройства соединен с вычитающим входом соответствующего счетчика) запросов группы и соответствующим входом элемента ИЛИ, выход которого соединен с единичным входом .триггера и управляющим входом регистра, запросный вход устройства соединен с управляющим входом первого блока элементон И, каждый выход которого соединен с суммирующим входом соответствующего счетчика запросов группы, группа выходов каждого из которь соединена с группой соо тв етс тв ующегоблока элементов И группы,,управляющий вход каждого из которых соединен с соответствующим выходом первого дешифратора, группа входов которого соединена с группой вкходон счетчика импульсов и первой группой входов второго блока элементов И, последний выход первого дешифратора соединен с нулевым входом триггера, выход которого соединен со вторым входом элемента И, выход которого через элемент задержки соединен со счетным нходом счетчика импульсов, вторая группа входов второго блока элементов И соединена с группой выходов элементон ИЛИ и первой группой ф входов схемы сравнения, вторая группа входов которой соединена с первой группой выходов регистра, нторая группа выходов которого соединена с группой входов второго дешифратора, группа выходов которого соединена с группой входов первого блока элементов И, первый вход каждого элемента И группы соединен с соотнетствующим входом второго дешифратора, запросный вход устройства соединен с вторыми входами элементов И группы, группа выходов каждого блока элементов И группы соединена с соответствующей группой ходов бло. ка элементов ИЛИ, выход схемы сравне. ния соединен с управляющим нходом второго блока элементов И, первая и вторая группы выходов нторого блока элементов И соединены соответственно с первой и второй группами нходов регистра.

1 045228

Изобретение относится к вычислительной технике и может быть использовано для распределения запросов между ЭВМ многомашинных вычислительных систем.

Известно устройство для обслужина- 5 ния запросов, содержащее-блок управления и коммутатор, выполненный в ниде матрицы переключательных узлов

Г1j

Недостаток данного устройства — )Q ненозможность учета очереди ждущих эапросон к каждой из ЭВМ вычислитель. ной системы.

Наиболее близким к предлагаемому по технической сущности и достигаемому результату является устройство для выбора заданий, содержащее счетчики, схемы сравнения, элементы И

v. ИЛИ, триггеры, элемент НЕ И элементы задержки Р 2j .

Недостатком известного устройства является большой объем оборудования.

Пель изобретения †. сокращения

oáъема оборудоEàния.

Поставленная цель достигается тем, что в устройстно для упранления обслуживанием запросов, содержащее группу счетчиков запросов, бЛок элементов ИЛИ, группу блоков элементов И, первый и второй блоки элеменToâ И, группу элементов И, элемент

И, элемент ИЛИ, схему сравнения, счетчк импульсов, триггер, элемент задержки и регистр, причем тактовый вход устройства соединен с первым входом элемента И, выходы элементов 35

И группы являются группой ныходов устройства, введены дна дешифратора, причем каждый сигнальный вход устрсйстна соединен с нычитающим входом соответствующего счетчика запросов 4Q группы и соответствующим входом элемента ИЛИ, выход которого соединен с единичным входом триггера и управляющим входом регистра, запросный вход устройства соединен с .Управляю- 45 щим входом первого блока элементов

И, каждый выход которого соединен с .суммирующим входом соответствующего счетчика запросов группы, группа ныходон каждого из которых соединена с группой входов соответствующего блока элементов И группы, управляющий вход каждого из которых соединен с соответствующим входом первого дешифратора, группа входов которого соединена с группой выходов счетчика импульсов и первой группой нходон второго блока элементов И, последний выход первого дешифратора, соединен с нулевым входом триггера, выход которого соединен со вторым входом элемента И, выход которого через элемент задержки. соединен со счетным входом счетчика импульсон, вторая группа входов второго блока элементов И соединена с группой выходов блока элементов ИЛИ и первой группой входов схемы срав- нения, вторая группа нходов которой соединена с первой группой выходов регистра, вторая группа выходов которого соединена с группой входов второго дешифратора, группа выходов которого соединена с группой входов первого блока элементов И, первый вход каждого элемента И группы соединен r. соответствующим выходом второго дешифратора, запросный нход устройства соединен со вторыми входами элементов И группы, группа выходов каждого блока элементов И группы соединена с соответствующей группой входов блока элементов ИЛИ, выход схесхемы сравнения соединен с управлякщим входом второго блока элементов И, первая и вторая группы выходов второго блока элементов И соединены соответственно с первой и второй ( группами входов регистра.

На чертеже представлена структур ная схема устройства.

Устройство для управления обслуживанием запросов содержит счетчики

1 запросов, группу блоков элементов

И 2, элемент ИЛИ 3, группу элементов

И 4, триггер 5, элемент И б, элемент

7 задержки, счетчик 8 импульсов, дешифратор 9, блок элементов ИЛИ 10, схему 11 сравнения, регистр 12 блок элементов И 13, дешифратор 14, блок элементов И 15, запросный вход

16 устройства, сигнальные входы 17 устройства и тактзоный вход 18 устройства.

Устройство работает следующим образом.

В исходном состоянии счетчики 1 числа запросов и счетчик 8 импульсов установлены в нулевое состояние (содержимое каждого счетчика 1 соответствует числу задач,.решаемых ЭВМ и ждущих решения запросон, т.е. предлполагается, что в исходном состоянии в нычислительной системе нет запросов на решение задач) .

Регистр 12 установлен так, что его разряды числа ждущих запросов установлены н нулевое состояние, а в младший ра.зряд записи номеров ЭВМ занесена единица.

Поступакщий на нход 16 первый запрос направляется на первую ЭВМ, поскольку только с первого выхода дешифратора 14 выдается на входы группы элементов И 4 раэрешакщий потенциал. Соответствующий приходу первого запроса импульс с входа устройства 16 через блок элементов

И 15 поступит на вход первого счетчика 1, увеличив его содержимое на диницу. Этот сигнал установит триггер 5 в единичное состояние, а разряды числа запросон регистра 12 в состояние 11,...1. Перевод триг1045228 гера 5 в состояние 1 обеспечивает прохождение через элемент И 6 и элемент 7 задержки на вход счетчика

8 импульсов, поступающих от тактового генератора и подаваемых на вход 18 устройства.

В процессе заполнения счетчика 8 с выходов дешифратора 9 на первые входы блоков элементов И 2 последовательно подается разрешающий по-. тенциал, и содержимое счетчиков 1 последовательно подается через блоки элементов И 2 и ИЛИ 10 на первые входы схемы ll сравнения. Если записанный в счетчике 1 код меньше содержимого разрядов числа запросов регис-15 тра 12, то с выхода схемы ll сравнения на блок элементов И 13 подается разрешающий потенциал, осуществляющий перепись в регистр 12 содержимого счетчика 8 импульсов и сравниваемо- 2{)

ro счетчика 1.

При поступлении на вход счетчика

8 числа импульсов, равного числу

ЭВМ, на нулевой вход триггера Б с последнего выхода дешифратора 9 75 поступает потенциал, который переводит триггер 5 в состояние 0, запрещая тем cBMblM поступление тактовых импульсов на вход счетчика 8.

В результате последовательного сравнения содержимого счетчиков 1 с содержимым регистра 12 в регистре

12 будет записан номер ЭВМ с минимальной очередью и длина очереди данной ЭВМ. На соответствующем номере ЭВМ с минимальной. очередью на выходе дешифратора 14 будет раэре» шакщий потенциал, свидетельствующий о готовности устройства к приему очередного запроса и его назначению на выбранную ЭВМ.

По окончании решения задачи любой из ЭВМ, на соответствукиций вход 17 устройства подается сигнал, поступакщий на вычитающий вход счетчика 1 и на вход элемента ИЛИ 3. Поступление этого сигнала на вход элемента

ИЛИ 3 обусловливается возникновением процессов по определению номера ЭВМ с минимальной очередью и выдаче на соответствующем выходе дешифратора

14 разрешающего потенциала.

Применение изобретения позволяет сократить объем оборудования.

) 045228

Составитель Г.Пономарева

Редактор Л.Пчелинская Техред И ° Гайду Корректор Г. Реыетник

Заказ 7555/51 Тираж 70б Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, 1((-35, Раушская наб., д,.4/5

Филиал ППП Патент, г.ужгород, ул.Проектная,4