Логический компаратор для контроля цифровых схем

 

ЛОГИЧЕСКИЙ КОМПАРАТСЯР ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ СХЕМ, 00ц жащий блок регистреции, контактирующий блок, соединенный вхоаами с первыми входами логического компаратора, выхоцамн - с входами блока развязывающих усилителей, соединенного первыми выходами с соответствукяцими входами эталонных микросхем, выходы каждой из , : которых соединены с входами соответствутдщих элементов сравнения, соединенньпс вторыми входами с соответствующими выходками блока развязьюающих усилителей, выходами - с Еосодами соответствующего данной эталонной микросхеме элемента ИЛИ, отличающийся тем, что, с целью повышения производительности контроля, в него ввеаены по числу эталонных микросхем триггеры .и. элемент И, соецнненный выходом с входом блока регистрашга, вхоаами - с выходами соответствующих триггеров, соёдннеквых первыми входами с s выходами соответствукших элементов ИЛИ, вторыми вхоаами - с втсфым вхоСО пом погическсяо компаратора...

СОЮЗ СОВЕТСКИХ

СОЫИАЛИСТИЧЕСНИХ

РЕСПУБЛИН 5ц Д 01. R 31/28

Р

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

» »»»ы

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЦТИЙ (21) 3440863/18-21 (22) .20,05 82 (46) 15 10,83 ° Бюл.. М 38 (72) В, Н. Шуть (53) 681. 142.019(088.8) (56) 1. Аллеи Д. P. Логический тестер . для цифровых интегральных схемных плат. — Электроника, 1973, И . 23, с, 29-36, 2. Авторское свицетельство СССР кл. G 01 и 31/28, 1979 (прототип), (54)(57) ЛОГИЧЕСКИЙ КОМПАРАТОР

ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ СХЕМ, соцержаший блок регистрации, контактирующий блок, соединенный входами с первыми вхоцами логического компаратора, выхоцами — с вхоцами блока развязывающих усилителей, соединенного первыми

ÄÄSVÄÄ 1048430 А выходами с соотвбтствукмцими Входами эталонных микрасхем, выхоцы кансцой из .которых соецинены с первыми вхоцами соответствущтих элементов сравнения, соециненных вторыми входами с соответcTB B5IMK 8blRoQ8MH 67I0KG Развнзывающих усилителей,l выходами - с входамн: соответствующего ценной эталонной микро. схеме элемента ИЛИ, о т л и ч а юm и и с я тем, что, с целью повышения производительности контроля, в него введены по числу эталонных микросхем триггеры .и. элемент И, соециненный выходом с вхоцом блока регистрации, входами - с выходами соответствующих . триггеров, соециненных первыми вхоцами с выходами соответствукицих элементов

ИЛИ, вторыми вхоцами - с вторым вхоцом логического компаратора., 1 1048480 э

Изобретение относится к контрольноизмерительной технике, в частности, к контролю и диагностике радиоэлектронных изделий, Известно устройство цля контроля 5 цифровых микросхем, содержащее контактирующий зонд, элементы сравнения, блок индикации и гнезцо цля съемной эталонной микросхемы (1) .

Недостатком указанного устройства является низкая произвоцительность, поскольку при контроле оцной платы необхоцимо несколько рвз (5-10) менять эталонные микросхемы в гнеэце. Кроме того, наличие поцвижного контакта эталонная микросхема — гнезцо снижает нацежность устройства, в участие в выборе эталонной микросхемы оператора снижает цостоверность контроля.

Наиболее близким техническим решением к изобретению является логический компвратор цля контроля цифровых схем, соцержаший блок регистрации, контактирующий блок, соециненный вхоцами с первы ми входами устройства, выхоцами — с вхоцами блока развязывающих усилителей, соециненного первыми выхоцами с соответствующими вхоцами эталонных микросхем различных типов, выходы кажцой из которых соецинены с первыми входами 30 соответствующих элементов сравнения, соециненных вторыми вхоцами с соответствующими выхоцами блока развязывающих усилителей, выхоцами — с входами соответствующего данной эталоннои микросхе- 35 ме элемента ИЛИЯ .

Нецостатком известного компараторв является низкая произвоцительность, что обусловлено потерями времени на многократное (10-15 раз) переключение тумбле- 40 ров цля выборе эталонных микросхем при большом числе их типов.

Цель изобретения — повышение проиэвоцительности контроля.

Поставленная цель цостигается тем, что в логический компврвтор цля контроля цифровых схем, содержащий блок регистрации контактирующий блок, соединенный вхоцами с первыми вхоцвми логического компаратора, выходами — с входами блока развязывающих усилителей, соециненного первыми выхоцами с соответствующими вхоцами эталонных микросхем, выхоцы кажцой из которых соединены с первыми входами соответствующих элементов 55 с равненняс оединенных вторыми щгодами с соI ответствукицими выходами бпокв развязывающих усилителей,выходами - входами соответствующего данной эталонной микросхеме элемента ИЛИ, введены по числу эталонных михросхем триггеры и элемент

И, соединенный выхоцом с вхоцом блока регистрации, входами — с выходами соответствующих триггеров, соединенных первыми входами с выхоцвми соответствующих элементов ИЛИ, вторыми вхоцвми— с вторым вхоцом логического компараторв»

На чертеже.приведена блок-схема ло-. гического компаратора.

Логический компаратор содержит контактирукнций .блок 1, блок 2 развязьпивющих усилителей, элементы 3 сравнения, элементы ИЛИ 4, триггеры 5, эталонные микросхемы 6, элемент 7 И, блок 8 регистрации.

Логический компаратор работает слецуюшим образом. .Контактирукиций блок 1 (зонд) нвцевается на проверяемую цифровую микросхему, которая запаяна в логической плате (блоке и т. п.). Затем запускается контактирующий тест цля цвнной платы. Генератором тестов может быть устройство тестового контроля (на чертеже не поквэвно) с заранее составленными контролирую.шими программами. Если таких программ нет, пользуются сигналами с разъема готового изцелия, заменив в нем соответствующую исправную плату на контролируемую.

Лля этого плату устанавливают в разъем изделия через переходной уцлинитель и запускают изделие в работу. На выхоцы проверяемой платы поступают рабочие двоичные наборы, являющиеся в данном случае тестовыми контролируемыми наборами. Соответственно, на вхоцы контролируемой в цанный момент микросхемы пос-, тупают цвоичные наборы квк проиэвоцные входных наборовплаты. Блок 1 обеспечивает сым сигналов, которые поступают нв, вхоц бпокв 2 развязывающих усилителей, которые служат цля уменьшения нагрузки нв проверяемую цифровую микросхему. Сигналы с, выходов. блока 2" поступают на эталонные микросхемы 6.

Предлагаемый компвратор не делает ";: различий межцу комбинационной и после- цовательной микросхемой, так как первым, тестовым набором контролируемая и подключенная к ней через блок 1 эталонная микросхема 6 устанавливается в оцинвковое исхоцное состояние. Если контроль логической плати выполняется нв реальном иэделии через переходник, то все ее послецоввтельнме микросхемы устанавливаются в исходное состояние через шину общего сброса (нажатие клавиши "Сброс" на изделии) . В результате контролируемая и соответствующая ей эталонная микросхема 6 имеют одинаковые состояния (при условии, что контролируемая микросхема исправна), Йвоичные наборы, снимаемые с контролируемой микросхемы, через блок 2 посту- пают навходы сразу всех эталонных микро- 10 схем 6. Из всего множества эталонных микросхем 6 только одна микросхема работает синхронно с контролируемой, Это микросхема того же типа, что и контролируемая. C выходов элементов 3 сравйения1 этой микросхемы на элемент 4 ИЛИ не поступает сигнал несравнения и триггер S не устанавливается, На всех же пругих эталонных микросхемах 6 триггеры 5 устанавливаются в единичное состояние 20 сигналом несравнения с соответствующих элементов ИЛИ 4. Так как один из триг-. геров 5 не установится в единичное состояние, элемент 7 И не сработает, блок регистрации 8 также не сработает, что будет свидетельствовать об исправности микросхемы.

B случае, если проверяемая микросхема неисправна (т. е. ее функционирование не совпадает с функционированием ни одной из эталонных микросхем.6), то в конце цикла прогона теста контролируемой платы все триггеры 5 установлены в единичное состояние. Высокие потенциалы с единичных плеч триггеров 5 поступают на входы элемента 7 И, который, срабатывая, включает в блоке 8 индикатор

"Микросхема неисправна".

Таким образом, введение в логический

IKoMfIGpoTop e eMeH o 5 и 7 позволяет обеспечить контроль микросхем без препварительного выбора и попключения вручную оператором их эталонов, что увепичивает произвоцительность контроля.

ВНИИПИ Заказ 7926/52 Тираж 710 Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4