Устройство для приема и обработки информации в многорегистровых кодах

 

УСТРОЙСТЮ ДЛЯ ПРИЕМА И ОБРАБОТКИ ИНФОРМАЦИИ В МНОГОРЕГИСТРОВЫХ КОДАХ, содержащее первый и второй.регистры, первый дешифратор, блок контроля по четности, первый элемент И и первый формирователь импульса, отличающееся тем, что, с целью повышения надежности и быстродействия устройства, в него введены группа элементов И, блок памяти, элемент эадержки, элементы ИЛИ, второй, третий и четвертый элементы И, триггеры, элементы НЕ, второй и третий формиро ватели импульсов, счетчики, второй и третий дешифраторы, причем первые входы устройства соединены с входакш первого и второго элементов ИЛИ и с первыми входами соответствующих элементов И группы, выхода элементов И группы, кроме последнего, соединены соответственно с первыми входами первого регистра, выход последнего из элементов И группы соединен с первым входом третьего элёт мента ИЛИ, выход которого соединен с вторым входом первого регистра, / выходы первого регистра соединены с первым гшресным входом блока памяти и входами первого дешифратора, первый выход которого соединен не (посредственно с первыми входами первого счетчика, четвертого и пятого элементов ИЛИ и единичным входом первого -триггера и через первый элемент 1ГЕ - с первым входом первого элемента И, второй выход первого дешифратора соединен непосредственно с первым входом шестого элемента ИЛИ, вторым входом пятого элемента ИЛИ, единичным входом второго триггера и через второй элемент НЕ с вторым входом первого элемента И, третий выход первого дааифратора соединен непосредственно с вторыми входами .четвертого и шестого элементов ИЛИ и единичным входом треть . его триггера и через третий элемент НЕ - с третьим входом первого элемента И, пря№ле выходы триггеров о соединены с вторым адресным .входом ® блока памяти, выход которого подклю (Л чен к информационному входу второго регистра, выходы которого являются первыми выходами устройства и соединены с входами блока контроля по четности, выход которого соединен с единичным входом четвертого триггера и четвертым входом первого элемента И, прямой выход четвертого 4 триггера соединен со сбросовым входом первого регистра и нулевым СО входом шестого триггера, выход пер;о вого элемента И подключен к единичнсэму входу пятого триггера, нулевой СП вход которого является вторым входом устройства, прямой выход пятого триггера соединен с вторым выходом устройства и соединен со счетным входом второго счетчика, инверсный выход пятого триггера соединен с перщлм входом второго элемента И, четвертый выход первого дешифратора через четвертый элемент НЕ - с вторым входом второгЪ элемента И, выход которого соединен со вторым входом пер вого элемента ИЛИ и с вторым входом третьего элемента ИЛИ, выход перво-. го элемента ИЛИ соединен с входами первого и второго формирователя

951 А

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (11) -Ы5)) G 08 С 19 28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABT0PCH0MV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3449561/18-24, (22) 04.06.82 (46) 23.10.83. Бюл.. 9 39 (72) Л.В. Друзь, А.И. Савин и Б.B. Солнцев (53) 621.398(088.Э) (56) 1. Авторское свидетельство СССР

9 824181, кл. G F 3/02, 1981.

2. Авторское свидетельство СССР

)) 832572, кл. G 08 С 19/28, 1981 (прототип), (54) (57) УСТРОИСТВО ДЛЯ ПРИЕМА И

ОБРАБОТКИ ИНФОРМАЦИИ В МНОГОРЕГИСТРОВЫХ КОДАХ, содержащее первый и второй;регистры, первый дешифратор, блок контроля по четности, первый элемент И и первый формирователь импульса, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности и быстродействия устройства, в него введены группа элементов И, блок памяти, элемент задержки, элементы ИЛИ, второй, третий и четвертый элементы И, триггеры, элементы НЕ, второй и третий формирователи импульсов, счетчики, второй и третий дешифраторы, причем первые входы устройства соединены с входами первого и второго элементов ИЛИ и с первыми входами соответствующих элементов И группы, выходы элементов И группы, кроме последнего, соединены соответственно с первьвй входами первого регистра, выход последнего из элементов И группы сое- . динен с первым входом третьего элемента ИЛИ, выход которого соединен с вторым входом первого регистра, выходы первого регистра соединены с первым адресным входом блока памяти и входами первого дешифратора, первый выход которого соединен непосредственно с первыми входами первого счетчика, четвертого и пятого . элементов ИЛИ и единичным входом первого триггера и через первый элемент Н — с первым входом первого элемента И, второй выход первого дешифратора соединен непосредственно с первым входом шестого элемента

ИЛИ, вторым входом пятого элемен та ИЛИ, единичным входом второго триггера и через второй элемент НЕ с вторым входом первого элемента И, третий выход первого дешифратора соединен непосредственно с вторыми входами .четвертого и шестого элементов .ИЛИ и единичным входом треть.его триггера и через третий элемент

НŠ— с третьим входом первого элемента И, прямые выходы триггеров соединены с вторым адресным .входом Е блока памяти, выход которого подклю- у чен к информационному входу второго фф/ регистра, выходы которого являются уе первыми выходами устройства и соединены с входами блока контроля по четности, выход которого соединен с единичным входом четвертого триггера и четвертым входом первого элемента И, прямой выход четвертого триггера соединен со сбросовым входом первого регистра и нулевым входом шестого триггера, выход первого элемента И подключен к единичному входу пятого триггера, нулевой вход которого является вторым входом устройства, прямой выход пятого триггера соединен с вгорым выходом устройства и соединен со счетным вхо- дом второго счетчика, инверсный вы-. ход пятого триггера соединен с первым входом второго элемента И, чет- . )ф вертый выход первого дешифратора через четвертый элемент НЕ - с вторым входом второго элемента И, выход которого соединен со вторым входом первого элемента ИЛИ и с вторым входом третьего элемента ИЛИ, выход перво-. го элемента RlIH соединен с входами первого и второго формирователя

1049951 ры (1)

10 импульсов, выход первого формирователя импульсов — 4; единичным входом шестого триггера, прямой выход которого соединен через третий формирователь импульсов с входом элемента задержки, со сбросовым вхсдом второго регистра и нулевым входом четвер того триггера, выход элемента задержки соединен с управляющим входом блока памяти, инверсный выход шестого триггера - с вторыми входами элементов И группы и с первым входом третьего элемента И, второй вход которого является третьим входом устройства, выход соединен с первым входом седьмого элемента ИЛИ, выход второго формирователя импульсов соединен с первым входом четвертого элемента И, второй вход которого соединен с прямым выходом восьмого триггера и третьим входом второго элемента И, Изобретение относится к автоматике и телемеханике и может быть. использовано для приема информации, передаваемой в многорегистровых кодах. 5

Известно устройство для ввода информации, содержащее регистр, элементы И и ИЛИ, генератор импульсов, дешифратор, триггеры, одновибрато.Однако такое устройство обеспечивает приемы и обработку. информации только в безрегистровых кодах и не может быть использовано при сопряже- 5 нии с носителями информации в многорегистровых кодах, например, МТК-2, что ограничивает его функциональные возможности и область использования.

2а

Наиболее близким к изобретению по технической сущности является устройство для приема информации, ! содержащее блок контроля передачи, входы которого соединены с входами д устройства, дешифратор, вход которого соединен с первым входом устройства, и через элемент И-НЕ с первым входом элемента И, выход которого. соединен с первым входом формирователя импуль- 30 сов, первый выход которого подключен к первому входу распределителя импульсов, второй вход которого соединен с вторым входом устройства, второй вход устройства подключен к второму входу формирователя импульсов, второй выход которого .соединен с первым выходом устройствыход седьмого элемента ИЛИ - с единичным входом седьмого. триггера, нулевой вход которого соединен с выходом четвертого элемента И, прямой выход седьмого триггера соединен с третьим выходом устройства, инверсный выход — с четвертым входом второго элемента И, выход второго элемента ИЛИ вЂ” с сбросовым вХодом первого счетчика, выходы которого соединены с .входами второго дешифратора, выход второго .дешифратора — с единичным входом восьмого триггера, инверсйый выход которого соединен с.третьими входаья элементов И rpymw выходы второго счетчика - a входами третьего дешифратора, выход которого соединен со вторым входом седьмого элемента ИЛИ, нулевым входом восьмого триггера и сбросовым входом второго счетчика. ва, второй выход которого подключен к выходу блока контроля передачи, второй вход блока контроЛя передачи соединен с третьим входом устройства, выход - с первым элементом индикации,.выход дешифратора соедиl.нен с первыми входами п регистров, выходы которых подключены к другим элементам индикации, и-1 выходов распределителя импульсов соединены с вторыми входами п-1 регистров, и-ный выход распределителя импульсов подключен к второму входу элемента H выход которого соединен с вторым входом h-ro регистра 12 .

Однако известное устройство не обеспечивает. прием информации от источника в многорегистровых кодах. с преобразованием ее в беэрегистровые котра, необходимые для отображения на экране индикатора, например прием символов в трехрегистровых кодах

МТК-2 и преобразование их в символы по ГОСТ 13052-74 для отображения на экране ЭЛТ. Кроме того, известное .устройство не формирует видимые на экране индикатора разделнтельные участки (группы символов

"Пробел" ) между принимаемыми различными текстами, что затрудняет чтение и отделение принятых текстов друг от друга при отображении информации на.экране индикатора, увеличивает время чтения и анализа полученной оператором информаций.

Использование известного устройст. ва для приема информации в многорегистровых кодах требует применения

1049951 ются первыми выходами устройства и соединены с входами блока контроля по четности, выход которого соединен с единичным входом четвертого триггера и четвертым входом первого элемента И,.прямой выход четвертого триггера соединен со сбросовым вхо- . дом первого регистра и нулевым входом шестого триггера, выход первого элемента И подключен к единичному входу пятого триггера, нулевой вход которого является вторым входом устройства, прямой выход пятого,триггера соединен с вторым выходом устройства и соединен со счетным входом второго счетчИка, инверсный выход пятого триггера соединен с первым входом второго элемента И четвертый выход первого дешифратора через четвертый элемент HE — со вторым входом второго элемента И, выход которого соединен с вторым входом первого элемента ИЛИ и с вторым входом третьего элемента ИЛИ, выход первого элемента ИЛИ соединен с входами первого и второго формирователей импульсов, выход первого формирователя импульсов — с единичным входом шестого триггера, прямой выход которого соединен через третий формирователь импульсов, с входом элемента задержки, со сбросовым входом второ-. го регистра и нулевым входом четвертого триггера, выход элемента задержки соединен с управляющим входом блока памяти, инверсный выход

-шестого триггера — с вторыми входами элементов И группы и с первым входом третьего элемента И, второй вход которого является третьим входом устройства, выход с первым входом седьмого элемента ИЛИ, выход второго формирователя импульсов соединен с. первым входом четвертого элемента И, второй вход которого соединен с прямым выходом восьмого триггера и третьим входом второго элемента И,,выход седьмого элемента ИЛИ соединен с единичным входом седьмого тригге,ра, нулевой вход которого соединен

t с выходом четвертого элемента И, прямой выход седьмого триггера соединен с третьим выходом устройства, инверсный выход — с четвертым входом второго элемента И, выход второго элемента ИЛИ вЂ” с сбросовым входом первого счетчика, выходы которого соединены с входами второго дешифратора, выход второго дешифратора с единичным входом восьмого тригге-. ра, инверсный выход которого соединен с третьими входами элементов И группы, выходы второго счетчика - с входами третьего дешифратора выход которого. соединен со вторым входом седьмого элемента ИЛИ, нулевым вхо-. дом восьмого триггера и сбросовым входом второго счетчика. дополнительных устройств сопряжения и преобразования, которые включаются между источником информации, известным устройством и индикатором, что усложняет процесс приема информации и снижает надежность всего комплекса устройства в целом.

Цель изобретения — повышение быстродействия и надежности устройства путем обеспечения приема информации в многoperèñòðàâûõ кодаК„ 10 преобразования ее в безрегистроВые коды для отображения на экране индикатора с разделением принятых текс,тов друг от друга группами символов "Пробел". 1 5

Поставленная цель достигается тем, что в устройство для приема и обработки информации в многорегистровых кодах, содержащее первый и второй регистры, первый дешифратор, блок контроля по четности, первый элемент И и первый формирователь импульса, введены группа элементов. И, блок памяти, элемент задержки, эле-, менты ИЛИ, второй, .третий и четвертый элементы И, элементы НЕ, второй и третий формирователи импульсов, счетчики, второй и третий дешифраторы,. причем первые входы .устройст.ва соединены с входами первого и второго элементов ИЛИ и с первыми входами соответствующих элементов

И группы, выходы элементов И группы, кроме последнего соединены соответственно с первыми входами nepsoro регистра, выход последнего из эле. ментов И группы соединен с первым входом третьего элемента ИЛИ, выход которого соединен с вторым входом первого регистра, выходы первого регистра соединены с первым ад- 40 ресным входом блока памяти и входами первого дешифратора, первый выход которого соединен непосредственно с первыми входами первого счетчика, четвеРтого и пятого эле-. 45 ментов ИЛИ и единичным входом первого триггера, и через первый эле- . мент HE с первым входом первого элемента И, второй выход первого дешифратора соединен непосредственно. с первым входом шестого элемента

ИЛИ, вторым входом пятого элемента

ИЛИ, единичным входом второго триггера и через второй элемент НЕ - с вторым входом первого элемента И, третий выход первого дешифратора сое-55 динен непосредственно с вторыми входами четвертого и шестого элементов ИЛИ и единичным входом третьего триггера и через третий элемент

НŠ— с третьим входом первого эле- 60 мента И, прямые входы триггеров соединены с вторым адресным входом блока памяти, выход которого подключен к информационному входу второго регистра, выходы которого явля- 65

1Ì9951

На фиг. 1 приведена блок-схема предлагаемого устройства; на фиг. 2 схема блока контроля по четности.

Устройство содержит (фиг. 1) первые входы 1 -16, группу 2 элементов И 3, 3 и 3, первый регистр 4, блок 5 памяти, второй регистр 6, перные выходы 7 устройства, третий элемент ИЛИ 8, первый дешифратор 9, шестой, четвертый и пятый элементы

ИЛИ 10-12 первый, нторой и третий триггеры 13-15, элемент 16 задержки, блок 17 контроля по четности, четвертый триггер 18, первый элемент

ИЛИ 19, третий, второй и первый элементы HE 20-22, первый элемент 15

И 23, пятый триггер 24, второй выход 25 и второй вход 26 устройства, первый формирователь 27 импульса по заданному фронту, второй формирователь 28 импульса по переднему Фрон- 20 ту, шестой триггер 29, третий элемент И 30, четвертый элемент И 31, третий формирователь 32 импульса по переднему фронту, седьмой элемент

ИПИ 33, седьмой триггер 34, третий выход 35 устройства, третий вход 36 устройства, элемент ИЛИ 37, первый счетчик 38, второй дешифратор 39, второй счетчик 40, третий дешифра,тор 41, восьмой триггер 42, второй элемент И 43, четвертый элемент

HE 44.

Блок контроля .17 по четности (фиг. 2) содержит элементы И.45, ИЛИ-HE 46, обеспечивающие подсчет

5 четности (нечетности) с использованием прямого и инверсного кодов.

Блок памяти выполнен в виде постоянного запоминающего устройства, например, типа "сердечник — разряд" с адресным прннципом выборки инфор- 40 мации, которая определяется прошивкой сердечников проводами..

Устройство работает следующим образом.

По команде оператора "Пуск". на 45 вход 36 устройства поступает сигнал, который подается на второй вход элемента И 30, на первый вход элемента И 30 подается высокий потенциал с инверсного выхода триггера 29, 50 при этом элемент И 30 открывается и сигнал с его выхода через элемент

ИЛИ 33 устанавливает в единичное состояние триггер 34, .с выхода которого по выходу 35 устройстна выдается потенциальный сигнал запроса на источннк информации. При наличии этого сигнала источник информации формирует сообщение н трехрегистровом коде МТК-2, который содержит три группы кодон символов и три ре- 40 гистровых признака — "Русский", "Латинский", "Цифра". Каждое сообщение состоит иэ последовательно поступающих параллельных кодов регистровых признаков и символов, 65. причем коды регистровых признаков следуют непосредственно перед кода ми соответствующей группы символов или кодами одиночных символов.

Каждый принимаемый код содержит шесть разрядон: пять информационных разрядов и один. разряд синхронизации. При этом код регистрового признака "Русский" совпадает с кодом отсутствия информации и имеет следующий вид: значение пяти информационных разрядов вЂ,логический "0", значение разряда синхронизациилогическая "1". Разряды входного кода 1, 2, 4, 5 и разряд синхронизации .б поступают в устройстно по входам 1-1, а разряд 3 - пв входу

16 на соответствующие элементы из группы 2, подготовленные к открыванию потенциальными сигналами с иннерсных выходов триггеров 29 и 42, на входы элементов ИЛИ 19 и 37., Через элементы И 3, 35i 36 и ИЛИ 8 входной код записывается в регистр 4. Элемент ИЛИ 19 фиксирует наличие логической "1" в любом из шести разрядов кода, т.е. обнаруживает поступление в устройство кодов символов или регистровых признаков, элемент ИЛИ 37 обнаруживает поступление в устройство кодов, содержащих логическую "1" н любом иэ пяти информационных разрядов.

С выходов регистра 4 код .подается на первые адресные входы блока 5 памяти и входы дешифратора 9. Дешифратор 9 анализирует и декодирует только коды регистровых признаков и код символа "Пробел". Сигнал на первом его выходе соответствует регистровому признаку "Русский", .устанавливает в единичное состояние триггер 13 и через элементы ИЛИ 11 и

12 обнуляет триггеры 14 и 15. Сигнал иа втором выходе дешифратора 9 соответствует регистровому признаку

"Латинский", устанавливает в единичное состояние триггер 14 и обнуляет через элементы ИЛИ 10 и 12 триггеры 13 и 15. Сигнал на третьем выходе дешифратора 9 соответствует регистровому признаку "Цифра", устанавливает в единичное состояние триггер .15 и обнуляет через элементы ИЛИ 10 и 11 триггеры 13 и 14. Таким образом, код поступающего регистрового призиака декбдируется дешифратором 9, запоминается на одном иэ триггеров 13-15 и хранится на нем до поступления кода следующего региатрового признака.

Состояние разрядов регистра 4 и триггеров 13-15 определяет код ад- реса на входах блока 5 памяти, r помощью которого обеспечивается преобразование символов из кодов ИТК-2 в символы в кодах ГОСТ. По каждому входному адресу в блоке 5 памяти

1 049951 предварительно. записан код ГОСТ соответствующего символа. Коды регистровых признаков МТК-2 не являются ин-. формационными, не отображаются на экране индикатора, поэтому они преобразуются с помощью блока 5 памяти в нулевой код. Считывание кодов

ГОСТ из блока 5 памяти по данному адресу, определенному входным кодом

МТК-2, производится следующим образом., 0

При поступлении и последующем сбрасывании каждого входного кода

МТК-2 выдается и снимается сигнал на выходе элемента ИЛИ 19. При .этом формирователь 28 формирует импульс . 15 по переднему фронту входной информации, который подается на элемент И 31.

Однако последний остается закрытым, так как триггер 42 находится в нулевом состоянии. При сбрасывании входного кода МТК-2 формирователь 27

20 формирует импульс по заднему фронту информации, который устанавливает триггер 29 в единичное состояние.

Триггер 29 фиксирует момент сброса входного кода и закрывает элементы И 3. Сигнал .с прямого выхода триггера 29 поступает на формирователь 32, импульс с выхода которого подтверждает (устанавливает) нулевое положение триггера 18 и через элемент 16 задержки подается на вход считывания блока 5 памяти.

Так как на адресных входах блока памяти установлен адрес, соответствую. — . щий входному коду МТК-2, то из бло- З5 ка памяти по этому адресу считывается код ГОСТ соответствующего сим- вола. С выходов блока 5 памяти код

ГОСТ записывается в выходной ре- . гистр б, с выходов которого подает- 40 ся на выходы 7 устройства и блок 17 контроля по четности. В блоке 17 считанный код ГОСТ проверяется по четности и при правильной четности сигнал с выхода блока 17 устанавли- 4 вает в единичное состояние триггер

18, который фиксирует наличие правильной информации в регистре 6.

Триггер 18 устанавливает в нулевое положение регистр 4 и триггер 29.

Кроме того, сигнал с выхода блока 17 подается на четвертый вход элемента И 23, на другие входы которого через элементы HE 20-22 поступают сигналы с выходов дешифратора 9. В случае, если на входы 1 -1 устройства поступает код регистрово1 6

ro признака, который преобразуется в блоке 5 памяти в нулевой код и на экране не отображается, то соот« ветствующий декодированный сигнал С 60 выхода дешифратора 9 через соответствующие элементы НЕ 20-22 закрывает элемент И 23. В случае, если на вхо- ды 1 -Q устройства поступает код

МТК-2 символа, который в блоке 5 памяти преобразуется в соответствующий символ в коде ГОСТ, на выходах дешифратора 9 сигналы . отсутствуют и элемент И 23 открывается сигналом с выхода блока 17 контроля по четности. Сигнал,с выхода элемента И 23 . устанавливает в единичное состояние триггер 24.

Единичное состояние триггера 24 свидетельствует о том, что в регистре 6 находится код символа, который должен приниматься внешним устройством для отображения на экране индикатора. Соответствующий сигнал с прямого выхода триггера 24 подается по выходу 25 на внешнее устройство, которое по этому сигналу принимает код с выходов 7 регистра б. Одновременно сигнал с выхода триггера 24 подается на счетчик 40, который подсчитывает число символов, выданны во внешнее устройство. После приема с выходов регистра 6 кода символа в ГОСТ внешнее устройство выдает ответный сигнал о приеме.информа-. ции, который поступает по входу 26 и сбрасывает в нулевое состояние триггер 24.

Устройство возвращается в исходное состояние и принимает rio входам 1 следующий код МТК-2 сообщения.

После приема и преобразования всех кодов данного сообщения на входы 14 -1.6 -устройства поступает последовательно группа кодов регистрового признака "Русский", содержащего логическую "1" только в разряде синхронизации. Эта группа соответствует разделительному участку между сообщениями . Число кодов в этой группе произвольное, но "не менее заданного П. Эти коды аналогично записываются в регистр 4 и декодируются дешифратором 9, который формирует сигналы на своем первом выходе. Указанные сигналы подсчитыва.ются .счетчиком 38. В, случае, когда коды регистрового признака "Русский" не являются разделительными между сообщениями, т.е. их число в группе равно 1 или меньше заданного П, следующий за регистровым признаком код символа через элемент

ИЛИ 37 обнуляет.счетчик 38, В случае, когда число сигналов, принятых счетчиком 38, равно заданному П, на выходе дешифратора 39 формируется сигнал, который устанавливает в единичное состояние триггер 42.

Триггер 42 снимает -сигнал разрешения с входов элементов И, 3 и запрещает этим запись очередного кода информации в регистр 4 с входов

1g-16 устройства.

Кроме того, триггер 4? подготавливает к открыванию элементы И 43 и 31. Коды регистровых признаков

"Русский" разделительного учасЗка, 4

9,1049951 10 как описано выше, преобразуются в блоке памяти 5 в нулевой код, при этом триггер 24 остается во время приема и преобразования этих кодов в нулевом положении, вследствие чего внешнее устройство не принимает для отображения информацию с выходных шин 7. После приема и преобразования заданного числа П, кодов регистровых признаков "Русский" разделительного участка, по выходам 1 -1 в устройст- О во поступает следующий код, который через элемент ИЛИ 19 и формирователь 28 импульса по переднему фронту открывает элемент И 31, подготовленный к открыванию триггером 42.. 15

Сигнал с выхода элемента И 31 устанавливает в нулевое положение триг.— гер 34, который снимает сигнал запроса информации с выхода 35 уст-. ройства, внешнее устройство удерживает на входах 1< --1 очередной код до следующего выставления .сигнала запроса информации. При .этом на все входы элемента И 43 подаются потенциальwe сигналы: с выхода элемента НЕ 44, с прямого .выхода тригге ра 42, с инверсных выходов триггеров 24 и 34, Элемент И 43 открывается и сигнал с его выхода подается на вход элемента ИЛИ 8.

Элемент ИЛИ 8 обеспечивает формирование логической "1" в третьем разряде кода МТК-2, что соответствует при логических "О" в остальных разрядах коду символа "Пробел".

Ф

Сигнал с выхода элемента ИЛЯ 8 посту-Зэ пает на вход третьего разряда регистра

5,который фиксирует код символа "Пробел" в МТК-2. указанный код декодируется дешифратором 9, с четвертого выхода которого выдается сигнал 40

"Пробел", закрывающий через элемент

HE 44 элемент И 43, при этом снимается сигнал с выхода элемента ИЛИ 19.

Формирователь 27 формирует импульс по заднему фронту информации и опи- 45 санный процесс повторяется.

При этом из блока 5 памяти в регистр б считывается символ "Пробел" в коде ГОСТ, который отображается на экране индикатора. После приема I этого кода внешним устройством сбрасываются триггер 24, регистр 4, снимается. сигнал с четвертого выхода дешифратора 9, снова открывается элемент HE 44 и на все входы элемента И 43 подаются потенциальные сигналы. На выходе элемента И 43 формируется сигнал и процесс -повторяется, т.е. происходит периодическое формирование и выдача во внешнее устройство группы символов

"Пробел" в ГОСТ, обеспечивающих визуальное разделение принимаемых сообщений. Число выдаваемых во внешнее устройство символов подсчитывается счетчиком 40. В случае, когда число принятых внешним устройством символов равно заданному, например равно числу символов в строке индикатора, формируется сигнал на выходе дешифратора 41. Этот сиг-. нал устанавливает в нулевое положение счетчик 40, триггер 42 и в единичное состояние триггер 34. Триггер 42 закрывает элемент И 43 и выдача символов "Пробел" прекращается. Кроме того, триггер 42 разрешает запись хода, удерживаемого на входах 14 -16 внешним устройством через элементы И 43 в регистр 4. Триггер

34 выставляет по. выходу 35.сигнал запроса информации во внешнее устройство, которое сбрасывает код

NTK-2 символа следующего сообщения с шин 1, при этом формирователь 27 импульса по заднему фронту формирует импульс, обеспечивающий считывание соответствующего кода ГОСТ из блока 5 памяти и описанный проесс повторяется.

Предлагаемое устройство обеспечивает прием информации в многорегистровых кодах, их преобразование в безрегистровые и формирование разделительных участков между сообщениями при их отображении оператору на экране ЭЛТ, что повышает его надежность и сокращает время визуальной обработки информации.

1049951

1049951

Составитель Н. Бочарова

Редактор О. Черниченко Техред Л. Пилипенко Корректор A. Повх

Заказ 8430/48 Тираж 618 Подписное

ВНИИПИ Государственного комитета СССР . по делам изобретений и открытий.

113035, Москва, Ж-35, Рауйская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, Ул. Проектная, 4