Устройство синхронизации

 

УСТРОЙСТЮ СИНХРОНИЗАЦИИ, содержащее последовательно соединенные блок выделения тактовой частоты и фазовый дискриминатор, последовательно соединенные управляющий элемент и управляемый генератор, а также делитель частоты, отличающееся тем, что, с целью повышения точности синхронизации, в негр введены блок эластичной памяти, ;блок фиксации заполнения эластичной памяти, блок сравнения, блок управления считыванием и блок памяти, причем сигнальный вход блока эластичной памяти объединен с входом блока выделения тактовой частоты, выЯод которого подключен к тактовому входу блока эластичной памяти, к управляющим входам которого подключе.ны соответственно выход фазового дискриминатора через блок управления считыванием и выход управляемого генератора , который объединен с другим входом фазового дискриминатора и с входом делителя частоты, выход которого подключен к входу Разрешение считывания блока фиксации заполне-ния эластичной памяти, первый выход которого подключен к первому входу блока сравнения, к входу которого подключен второй выход блока фиксации заполнения эластичной памяти через блок памяти, а выход блока сравнения подключен к входу управляющего элемента.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСИИХ

РЕСПУБЛИН

„.Я0„„1053314 А

3(50 Н 04(. 7/04

ГОСУДАРСТВЕННЬ Й КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И О;ГНРЫТИЙ

f. >gffg p

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (! "Вп. „P (21! 3296339/18-09 (22I 26. 05. 81 (46) 07. 11. 83. Бюл. Р 41 (721 В. И. Барков (53) 621.394.662(088.8} (56 I 1..Авторское свидетельство СССР

9 625315, кл. Н 04 L 7/04, 1978

2. Авторское свидетельство СССР

9 684756, кл. Н 04 l. 7/04, 1979 (прототип1. (541 (57) УСТРОЙСТВО СИНХРОНИ3АЦИИ„ содержащее последовательно соединенные блок выделения тактовой частоты и фазовый дискриминатор, последовательно соединенные управляющий элемент и управляемый генератор, а также делитель частоты, о т л и ч а ющ е е с я тем, что, с целью повышения точности синхронизации, в него введены блок эластичной памяти, ;блок фиксации заполнения эластичной памяти, блок сравнения, блок управления считыванием и блок паМяти, причем сигнальный вход блока эластичной памяти объединен с входом блока выделения тактовой частоты, выход которого подключен к тактовому входу блока эластичной памяти, к управляющим входам которого подключены соответственно выход фазового дискриминатора через блок управления считыванием и выход управляемого генератора, который объединен с другим входом фазового дискриминатора и с входом делителя частоты, выход которого подключен к входу "Разрешение считывания". блока фиксации заполне-. ния эластичной памяти, первый выход которого подключен к первому входу I блока сравнения, к второму входу которого подключен второй выход блока фиксации заполнения эластичной памяти через блок памяти, а выход блока сравнения подключен к входу управляющего элемента. O

1053314

Изобретение относится к технике связи и может быть использовано для синхронизации генераторов через симплексный канал цифровой связи, а также в системах радиосвязи с временным уплотнением., 5

Известно устройство синхронизации содержащее последовательно соединенные блок приемо-передачи, блок фаэовой автоподстройки частоты (ФАПЧ1, фазовый дискриминатор, фильтр-экс- )Q траполятор и перестраиваемый генератор, а также генератор цифровых сигналов, при этом другой выход блока приемо-передачи подключен к друго у входу фазового дискриминатора, выход перестраиваемого генератора через последовательно соединенные смеситель и полосовой фильтр подключен к входу генератора цифровых сигналов причем выход блока ФАПЧ подключей к другому входу смесителя(13. 2®

Недостаток известного устройстванизкая точность синхронизации .

Наиболее близким техническим ре шением к изобретению является устройство синхронизации, содержащее после-25 довательно соединенные блок выделения . тактовой частоты и фазовый дискриминатор, последовательно соединенные управляющий элемент и управляемый генератор, а также делитель частоты, ЗО включенный между выходом управляющего элемента и фазовым дискриминатором, последовательно. соединенные до« полнительный делитель частоты и элемент ИЛИ, другой вход которого соеди-35 нен с выходом блока выделения тактЬ - вой частоты, а выход элемента ИЛИ подключен к управляющему входу управляющего элемента 2j.

Недостатком известного устрбйства о является низкая точная синхронизация.

Цель изобретения - повышение точ:ности синхронизации.

Цель достигается тем, что в устройство синхронизации, содержащее 45 последовательно соединенные блок вы" деления тактовой частоты и фазовый дискриминатор, последовательно соединенйые управляющйй элемент и управляемый генератор, а также делитель 5g частоты, введены блок эластичной памяти, блок фиксации заполнения эластичной памяти, блок сравнения, блок управления считыванием и блок памяти, причем сигнальный ВХОД блОка элас- 55 тичной памяти объединен с входом блока выделения тактовой частоты, выход. которого подключен к тактовому входу блока эластичной памяти,. к управляющим входам которого подключены соответственно выход фазового дискримина-6О тора .через блок управления считыванием и выход управляемого генератора, который объединен с другим входом фазового дискриминатора и с входом делителя частоты, выход которого g5 подключен к входу "Разрешение считывания" блока фиксации заполнения эластичной памяти, первый выход кото. рого подключен к первому входу блока сравнения, к второму входу которого подключен второй выход блока фиксации. заполнения эластичной памяти через блок памяти, а выход блока сравнения подключен к входу управляющего. элемента.

На чертеже представлена структурная электрическая схема предложенного устройства.

Устройство синхронизации содержит блок 1 выделения тактовой частоты, Фазовый дискриминатор 2, блок 3 управления считыванием, блок 4 эластичной памяти, блок 5 фиксации заполнения эластичной памяти, блок б памяти, блок 7 сравнения, управляющий элемент

В, управляемый генератор 9 и делитель частоты 10.

Устройство работает следующим об" разом.

Информационный сигнал поступает на вход блока. 4 эластичной памяти и на блок выделения тактовой частоты, который выделяет тактовую частоту из информационного сигнала. Выделенная тактовая частота поступает на второй вход блока 4 эластичной памяти и на первый вход фазового дис"... криминатора 2, на другой вход кото-. рого поступает тактовая частота уп-, равляемого генератора 9. В результате сравнения фаз тактовой частоты входного сигнала и управляемого генератора 9 формируется сигнал рассогласования фаз. Этот сигнал постуПает, на вход блока 3 управления считыванием, который дает команду на считывание с соответствующей ячейки блока 4 эластичной памяти при расхождении Фаз между тактовой частотой входного сигнала н управляемого генератора 9 больше определенной величины (в сторону увеличения задержки при увеличении расхождения и уменьшения задержки при уменьшении расхождения}, управляя считыванием можно изменить величину задержки сигнала в блоке 4 эластичной памяти. Таким образом, компенсация изменения задержки сигнала в линии, происходит при помощи переключения

: ячеек блока 4 эластичной памяти, причем при увеличении задержки сигйала в линии задержки сигнала в блоке 4 эластичной памяти уменьшается, и наоборот. Поэтому величина задержки сигнала на выходе блока 4 эластичной памяти одинакова и не зависит от.изменения задержки сигнала в линии. Считанная информация с первого выхода блока 4 эластичной памяти поступает на выход устройства, а с второго выхода - на вход блока 5 фиксации заполнения sJIBcT, 1053314

Составитель В. Евдокимова

Редактор С. Патрушева Техред В.Далекорей Корректор. А,. Ильин

Заказ 8902/57 Тираж 677

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб.,-д. 4/5

Подписное

Филиал ППП "Патент", r. ужгород, ул. Проектная, 4 ной памяти, управляемый с выхода ., управляемого генератора 9 через дели" тель 10 частоты, который формирует период подстройки. Сформированнцй сигнал на выходе делителя 10 частоты состоит из пачки мпульсов, частота которых равна частоте подстройки управляемого генератора 9, а количество импульсов в пачке соответствует количеству ячеек в блоке 4 эластичной памяти. С помощью этого 10 сигнала поступает разрешение на считывание информации, заключенной в блоке 5 фиксации заполнения эластичной памяти, который фиксирует последовательно те ячейки эластичной .па- 15 мяти, с которых считывалась информация эа период подстройки управляемого генератора 9. Количество разных .ячеек блока 4 эластичной памяти, с которых считывалась информация за рассматриваемый период, определяет длительность импульса, который формируется в блоке 5 фиксации заполнения эластичной памяти, с выхо-. да которого информация поступает .на вход блока 7 сравнения и.на вход блока.б памяти. Поступающая на эти ..блоки информация представляет собой последовательность импульсов, причем чем больше количество импульсов, тем больше изменение задержки cvr кала в блоке 4 эластичной памяти имело место за рассматриваемый период. После считывания информации о задержке производится сброс. На другой вход блока 7 сравнения посту" пает сигнал с выхода блока 6 памя-. ти, который обеспечивает запоминание информации.от блока 5 фиксации заполнения эластичной памяти на один период работы устройства,синхронизации, причем он запоминает то количество тактовых импульсов, которое поступает от блока 5 фиксации заполнения эластичной памяти.

Блок 7 сравнения по разности между сравниваелими сигналамй вырабатывает сигнал подстройки частоты, который поступает на управлякиаий элемент 8, в котором формируется сигнал для подстройки частоты управляемого генератора 9.

Предлагаемое устройство синхронизации позволяет синхронизировать генераторы на приеме независимо от изменения задержки в линии, .кроме того, данное устройство позволяет принимать сигналы точного времени через, например, спутниковые каналы с высокой точностью