Блок переноса для матричного сумматора

 

1. БЛОК ПЕРЕНОСА ДЛЯ МАТРИЧНОГО СУММАТОРА, содержащий в каждом т-ичном разряде первый и второй т-разрядные регистры на магнитных сердечниках с прямоугольной петлей гистерезиса, прошитые входными и выходными шинами считывания и установки, входные шины соединены с входами разрядов блока, а выходные шины - с выходами разрядов блока, и узел коммутации, первый и второй входы которого соединены с концами шин считывания соответственно первого и второго т-разрядных регистров того же т-ичного разряда , третий вход узла коммутации соединен с входом старшей цифры, а четвертый вход - с входом поразрядного переноса т-ичного разряда блока, первый и второй выходы узла коммутации соединены с началами шин считывания соответственно первого и второго т-ичных регистров следуюш,его т-ичного разряда, отличающийся тем, что, с целью повышения быстродействия блока, пятый вход узла коммутации соединен с входом инверсии старшей цифры, а шестой вход - с входом инверсии поразрядного переноса ш-ичного разряда блока, седьмой и, восьмой входы узла коммутации-соединень соответственно с третьим и четвертым выходами узле коммутации предыдущего т-ичного разряда, ш-ичные разряды разбиты на группы, причем третий и четвертый выходы узла коммутации старшего разряда группы соединены соответственно с седьмым и восьi (Л мым входами узла коммутации младшего разряда следующей группы и входами щин установки первого и второго межгрупповых элементов памяти на магнитных сердечниках , прошитых также шинами считывания, причем выходы первого и второго межгрупповых элементов памяти соединены соответственно с первым и вторым входами узла коммутации младшего разряда следуюи1ей О5 группы.

(19) (11) COOS COBETCHHX

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН з(1) G 06 F 7/50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ. (mar-- fe pn сУ 15

z0

1-+ (1) (m) ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К ASTOPGHOMY СВИДЕТЕЛЬСТВУ (21) 3458566/18-24 (22) 28.04.82 (46) 15.12.83. Бюл. № 46 (72) Ю. А. Попов, М. Г. Юшкетов и О. Н. Голотюк (71) Московский ордена Трудового Красного Знамени инженерно-физический институт (53) 681.325.5 (088.8) (56) 1. Авторское свидетельство СССР № 432495, кл. G 06 F 7/50, 1972.

2. Авторское свидетельство СССР № 624229, кл. G 06 F 7/50, 1976 (прототип). (54) (57) 1. БЛОК ПЕРЕНОСА ДЛЯ МАТРИЧНОГО СУММАТОРА, содержащий в каждом m-ичном разряде первый и второй

m-разрядные регистры на магйитйых сердечниках с прямоугольной петлей гистерезиса, прошитые входными и выходными шинами считывания и установки, входные шины соединены с входами разрядов блока, а выходные шины — с выходами разрядов блока, и узел коммутации, первый и второй входы которого соединены с койцами шин считывания соответственно первого и второго m-разрядных регистров того же m-ичного разряда,третий вход узла коммутации соединен с входом старшей цифры, а четвертый вход— с входом поразрядного переноса m-ичного разряда блока, первый и второй выходы узла коммутации соединены с началами шин считывания соответственно первого и второго m-ичных регистров следующего m-ичйого разряда, отличающийся тем, что, с целью повышения быстродействия блока, пятый вход узла коммутации соединен с входом инверсии старшей цифры, а шестой вход — с входом инверсии поразрядного переноса m-ичного разряда блока, седьмой и восьмой входы узла коммутации - соединены соответственно с третьим и четвертым выхо дами узла коммутации предыдущего m-ичнбго разряда, m-ичные разряды разбиты на группы, причем третий и четвертый выходы узла коммутации старшего разряда группы соединены соответственно с седьмым и восьмым входами узла ком мутации младшего разряда следующей группы и входами шин установки первого и второго межгрупповых элементов памяти на магнитных сердечниках, прошитых также шинами считывания, причем выходы первого и второго межгрупповых элементов памяти соедийены соответ- ственно с первым и вторым входами узла коммутации младшего разряда следующей группы.

2. Блок по и. 1, orëè÷àþù ø:.. е::., что узел коммутации содержит восемь транзисторов и четыре магнитных сердечника с прямоугольной петлей гистерезиса, прошитых шинами старшей цифры, поразрядного переноса, инверсии старшей цифры и инверсии поразрядного, переноса, соединенными соответственно с .третьим, четвертым, - пятым и шестым входами узла, каждый сердечник прошит также шиной установки и двумя выходными шинами, причем пЕрвые выходные шины соединены соответствейно с базами и эмиттерами первого второго,. третьего и четвертого транзисторов, а вторые выходные шины — с базами и эмиттерами пятого, шестого, седьмого и восьмого транзисторов, кол, кторы первого и второго транзисторов соединены с первым входом узла, а коллекторы третьего и четвертого транзисторов — с вторым входом узла, коллекторы пятого и шестого транзисторов соединены с седьмым входом узла, а коллекторы седьмого и восьмого транзисторов соединены с восьмым входом узла, эмиттеры первого и третьего транзисторов соединены с первым выходом узла, эмиттеры второго и четвертого транзисторов соединены с вторым выходом узла, эмиттеры пятого и седьмого транзисторов соединены с третьим выходом, а эмиттеры шестого и восьмого транзисторов — с четвертым выходом узла, коммутации.

Изобретение относится к вычислительной технике и может найти применение в проессорах специализированных ЭВМ.

Известен матричный параллельный сумматор на магнитных сердечниках с прямоугольной петлей гистерезиса, имеющий блоки последовательного межкаскадного переноса (1).

Недостатком этого сумматора является низкое быстродействие.

Наиболее близким техническим решением к изобретению является блэк переноса для матричного сумматора, содержащий в каждом m-ичном разряде первый и второй

m-разрядные регистры на магнитных сердечниках с прямоугольной петлей гистерезиса, прошитые входными и выходными шинами считывания и установки, входные шины соединены с входами разрядов блока, а выходные шины — с выходами разрядов блока, и узел коммутации, первый и второй входы которого соединены с концами шин считывания соответственно первого и второго mразрядных регистров того же m-ичного разряда, третий вход соединен с входом старшей цифры, а четверый вход — с входом поразрядного переноса m-ичного разряда блока, первый и второй выходы узла коммутации соединены с началами шин считывания соответственно первого и второго m-ичных регистров следующего m-ичного разряда.

Узел коммутации содержит четыре магнитных сердечника и четыре транзистора. Блок переноса работает совместно с многоразрядным матричным m-ичным сумматором по трех тактному циклу (2).

Недостатком известного устройства является низкое быстродействие, обусловленное тем, что сигнал переноса проходит через все разряды блока переноса, считывая все mразрядные регистры. Из-за большой индуктивности цепи, образованной шинами считы5

Зо

2 вания m-разрядных регистров, имеет место задержки сигнала переноса.

Цель изобретения — повышение быстродействия блока переноса для матричного сумматора.

Указанная цель достигается тем, что в блоке переноса для матричного сумматора. содержащем в каждом m-ичном разряде первый и второй m-разрядные регистры на магнитных сердечниках с прямоугольной петлей гистерезиса, прошитые входными и выходными шинами считывания и установки, входные шины соединены с входами разрядов блока, а выходные шины — с выходами разрядов блока, и узел коммутации, первый и второй входы которого соединены с концами шин считывания соответственно первого и второго m-разрядных регистров того же m-ичного разряда, третий вход узла коммутации соединен с входом старшей цифры, а четвертый вход — со входом поразрядного переноса m-ичного разряда блока, первый и второй выходы узла коммутации соединены с началами шин считывания соответственно первого и второго m-ичных регистров следующего m-ичного разряда, пятый вход узла коммутации соединен с входом инверсии старшей цифры, а шестой вход— с входом инверсии поразрядного переноса

m-нчного разряда блока, седьмой и восьмой входы узла коммутации соединены соответственно с третьим и четвертым выходами узла коммутации прудыдущего m-ичного разряда.

m-ичные разряды разбиты на группы, причем третий и четвертый выходы узла коммутации старшего разряда группы соединены соответственно с седьмым и восьмым входами узла коммутации младшего разряда следующей группы и входами шин установки первого и второго межгрупповых элементов памяти на магнитных сердечниках, прогдитых также шинами считывания, причем вы!

061135 ходы первого и второго межгрупповых элементов памяти соединены соответственно с первым и вторым входами узла коммутации младшего разряда следующей группы.

Узел коммутации содержит восемь транзисторов и четыре магнитных сердечника с прямоугольной петлей гистерезиса, прошитых шинами старшей цифры, поразрядного переноса, инверсии старшей цифры и инверсии поразрядного переноса, соединенными соответственно с третьим, четвертым, пятым и шестым входами узла, каждый сердечник также прошит шиной установки, ее двумя выходными шинами, причем первые выходные шины соединены соответственно с базами и эмиттерами первого, второго, третьего и четвертого транзисторов, а вторые выходные шины — с базами и эмиттерами пятого, шестого, седьмого и восьмого транзисторов, коллекторы первого и второго транзисторов соединены с первым входом узла, а коллекторы третьего и четвертого транзисторов — с вторым входом узла, коллекторы пятого и шестого трайзисторов соединены с седьмым входом узла, а коллекторы седьмого и восьмого транзисторов соединены с восьмым входом узла, эмиттеры первого и третьего транзисторов соединены с первым выходом узла, эмиттеры второго и четвертого транзисторов соединены с вторым выходом узла, эмиттеры пятого и седьмого транзисторов соединены с третьим выходом, а эмиттеры шестого и восьмого транзисторов — с четвертым выходом узла коммутации.

На фиг. 1 представлена структурная схема блока переноса для матричного сумматора; на фиг. 2 — принципиальная схема узла коммутации.

Блок переноса для матричного сумматора содержит группы 1 m-ичных разрядов. В каждом m-ичном разряде блок содержит

m-разрядные регистры 2 и 3 на магнитных сердечниках и узел 4 коммутации. Между группами включены межгрупповые элементы памяти 5 и 6, m-разрядные регистры имеют входы переноса 7 и 8, соединенные с началами соответствующих шин считывания, входы для приема поразрядной суммы 9 и 10 и выходы цифры суммы 11 и 12, а также шину установки (на чертеже яе показана).

Узел коммутации содержит входы переноса 13 и 14, подключаемые к концам шин считывания регистров 2 и 3, входы 15 и 16 старшей цифры и инверсии старшей цифры, входы 17 и 18 поразрядного переноса и инверсии поразрядного переноса, входы 19 и 20 дополнительного переноса и выходы 21 и 22 переноса, подключаемые к входам 6 и 7 регистров 2 и 3, и выходы 23 и 24 дополнительного переноса. Межгрупповые элементы памяти имеют входы считывания, соединенные с шиной 25 считывания, а узел коммутации — вход установки 26. Узел коммутации состоит из магнитных сердечников 27, прошитых шинами 15 — 18 и 26, а также выходными шинами 28 и 29, а также транзисторов 30 и 31.

Блок переноса для матричного сумматора работает следую щи м об р аз ом.

В первом такте на входные шины 9 и 10 с выходов матричного сумматора поступает о код поразрядной суммы в коде (1) из (т).

При этом в регистры 2 и 3 групп 1 разрядов блока переноса записывается код поразрядной суммы и суммы, увеличенной на единицу соответственно.

Одновременно на узел коммутации 4 подаются сигналы поразрядного переноса П и П, старшей цифры суммы (m — 1) и (m — 1) определяющие условия распространения переноса. В этом же такте происходит распространение сигнала по цепи дополнительного переноса внутри каждой группы 1 блока и запись его в один из двух межгрупповых элементов 5 или 6 памяти. Выбор конкретного элемента определяется условиями переноса в данной группе разрядов, т. е. насыщением одного из транзисторов 31 в кажzs дом разряде группы !. Таким образом происходит предварительное формирование условий переноса между группами 1 разрядов.

Во втором такте происходит подача сигнала считывания элементов 5 и 6 по шине 25, сигнала считывания сердечников 27 узла

30 коммутации 4 по шине 26 и осуществляется распространение переноса и считывание по шинам 7 или 8 одного из регистров 2 или 3, в каждом разряде групп 1 разрядов. Номер считываемого регистра в следующем разряде внутри группы 1 определяется условиями

35 переноса в данном разряде, т. е. насыщением одного из транзисторов 30. Таким образом происходит быстрое распространение переноса во всех разрядах в каждой группе 1 разрядов. В третьем такте происходит уста4 новка блока переноса в исходное состояние.

Работа блока переноса согласуется с работой трехтактного матричного сумматора, имеющего такты: прием первого операнда, прием второго операнда — выдача поразрядной суммы, возврат в исходное состояние.

45 Таким образом, за счет разбиения разрядов блока переноса на группы и введения межгрупповых элементов памяти, а также дополнительных входов и выходов переноса в узле коммутации и изменение его структуры удается повысить быстродействие блока

50 переноса для матричного сумматора не менее чем в 1,5 раза благодаря уменьшению длины цепи переноса, а следовательно, и уменьшению индуктивности шин считывания и задержки распространения переноса в блоке.

10б1135 (n) (n) (m- () (Л7- )

Составитель А. Степанов

Редактор К, Волощук Техред И. Верес Корректор М. Демчик

Заказ 10041/51 Тираж 706 Подписное

ВНИИПИ Государственного комитета СССР по делам нзобретеннй н открытнй ! 13035, Москва, )К вЂ” 35, Раушская наб., д. 4/5 филиал ППП «Патент», г. Ужгород, ул. Проектная, 4