Запоминающее устройство

 

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее регистр числа, одни из входов которого подключены к выходг1М усилителей считывания, а-выходы к одним из входов основных формирователей разрядных токов, основной накопитель информации, входы которого соединены с выходами основных формирователей разрядных и адресных токов, а одни из выходов - с информационными входами усилителей считывания, одни из управляющих входов которых подключены к выходу формирователя стробирующего сигнала , вход которого соединен с выходом усилителя сигналов, вход которого подключен к информационному выходу дополнительного накопителя, дешифратор адреса, выходы которого подключены к входам основных формирователей адресных токов, дополнительный формирователь разрядных тотоков , выход которого соединен с одним из входов дополнительного накопителя , другие входы которого подключены к другим выходам основного накопителя, отличающееся тем, что, с целью повышения надежности устройства за счет обеспечения оптимального уровня стробирования сигналов считывания, в него S введены дополнительные формировате (Л ли адресных токов и дискриминаторы, выходы которых подключены к другим управляющим входам усилителей считывания , а входы - к выходам допол нительных формирователей адресных токов, одни из входов которых соединены с управляющими выходами дополнительного накопителя, а другие входы объединены и являются одним из входов устройства.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) З(5В G 11 С 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ASTOPCH0MY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР по делАм изОБРетений и ОткРытий (21) 3508143/18-24 (22) 29.10.82 (46) 23.12.83. Бюл. 9 47 (72) A.È. Савельев (71) Московский ордена Трудового

Красного Знамени текстильный институт им. A.Н. Косыгина (53) 681.327.6(088.8) (56) 1. Авторское свидетельство СССР

Р 809371, кл. G 11 С 11/00, 1979.

2. Йзвестия Ленинградского. электротехнического института, 1969, вып. 82, с. 56-60 (прототип). (54) (57) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее регистр числа, одни из входов которого подключены к выходам усилителей считывания, а выходы к одним иэ входов основных формирователей разрядных токов, основной накопитель информации, входы которого соединены с выходами основных формирователей разрядных и адресных токов, а одни из выходов — с информационными входами усилителей считывания, одни иэ управляющих входов которых подключены к выходу формирователя стробирующего сигнала, вход которого соединен с выходом усилителя сигналов, вход которого подключен к информационному выходу дополнительного. накопителя, дешифратор адреса, выходы которого подключены к входам основных формирователей адресных токов, дополнительный формирователь разрядных тотоков, выход которого соединен с одним из входов дополнительного накопителя, другие входы которого подключены к другим выходам основного накопителя, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства за счет обеспечения оптимального уровня стробирования сигналов считывания, в него введены дополнительные формирователи адресных токов и дискриминаторы, выходы которых подключены к другим управляющим входам усилителей считывания, а входы — к выходам дополнительных формирователей адресных токов, одни из входов которых соединены с управляющими выходами дополнительного накопителя, а другие входы объединены и являются одним из входов устройства.

1062787

- Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах с повышенными требованиями к информационной надежности.

Известно запоминающее устройство, содержащее блок памяти, состоящий из ферритовых запоминающих матриц, подключенных к разрядным генераторам тока, к ключам записи и считывания (1) . о

В этом устройстве достигнуто уве30 личение емкости за счет специального соединения адресных шин, но не предусмотрено дискретное изменение времени подачи стробирующего сигнала на усилитель считывания в зависимости от адреса опрашиваемых запоминающих линеек, что снижает одну из самых важных качественных характеристик запоминающих устройств, 20 т.е. информационную надежность.

Наиболее близким техническим решением к изобретению является запоминающее устройство, содержащее накопитель, дополнительную числовую линейку, формирователи адресных и разрядных токов, формирователь стробирующего сигнала, регистр числа, усилители считывания, дешифратор адреса (2) .

Однако в известном устройстве отсутствует возможность изменения уровня стробирования (дискриминации} сигнала чтения в зависимости от естественного изменения амплитуды сигнала чтения из-за различных условий распространения его по разрядно-считывающей линии, что снижает надежность устройства.

Целью изобретения является повышение надежности запоминающего уст- 40 ройства за счет обеспечения оптимального уровня стробирования сигналов считывания.

Поставленная цель достигается тем, что в запоминающее устройство, 45 содержащее регистр числа, один из входов которого подключены к выходам усилителей считывания, а выходы к одним из входов основных формирователей разрядных токов, основной накопитель информации, входы которого соединены с выходами основных формирователей разрядных и адресных токов, а один из выходов — c информационными входами усилителей считывания, одыи из управляющих входов которых подключены к-выходу формирователя стробирующего сигнала, вход которого соединен с выходом усилителя сигналов, вход которого подключен к информационному выходу дополнительного накопителя, дешифратор адреса„ выходы которого подключены к входам основных формирователей адресных тОков, дополнительный формирователь разрядных токов, вы- 65 аход которого соединен с одним из входов дополнительного накопителя, другие входы которого подключены к другим выходам основного накопителя введены дополнительные формирователи адресных токов и дискриминаторы, выходы которых подключены к другим управляющим входам усилителей считывания, а входы — к выходам дополнительных формирователей адресных токов, одни из входов которых соединены с управляющими выходами дополнительного накопителя, а другие входы объединены и являются одним из входов устройства.

На чертеже изображена структурная схема предлагаемого устройства.

Устройство содержит основной накопитель 1, основные формирователи

2 адресных токов, дополнительный накопитель 3, дополнительные формирователи 4 адресных токов, дискрими наторы 5, имеющие выходы 6, основные формирователи 7 разрядных токов дополнительный формирователь 8 разрядных токов, регистр 9 числа, дешифратор 1.0 адреса, усилители 11 считывания, формирователь 12 стробирующего сигнала, усилитель 13 сиг налов.

В режиме записи на регистр 9 под ется код числа, который устанавливает триггеры регистра 9 в определенное состояние. Затем после поступления на формирователи 7 разреша ющего сигнала на входы накопителя 1 подаются разрядные токи записи, а с некоторой задержкой по времени (с целью уменьшения помех) на дешифратор 10 адреса поступает код адреса числа, срабатывают соответствующие формирователи 2, 4, 8.

В результате этого в соответствующую ячейку памяти накопителя 1 происходит запись кода числа, а в запоминающий элемент накопителя 3-1

Количество запоминающих элементов в накопителе 3 зависит от схемы дешифратора 10 адреса, например устройства, выполненного по системе 2Д емкостью 256 слов, где число запоминающих элементов равно 8. Аналогично происходит запись кода числ в накопитель 1 и 1 накопитель 3 при считывании в момент регенерации

B режиме считывания на входы уси лителей 11 считывания поступают сигналы чтения, а сигнал чтения 1 из накопителя 3 поступает на вход усилителя 13. Задержка по времени этого сигнала соответствует приблизительно задержке сигнала чте ния, поступившего на усилитель 11 считывания. Этот сигнал усиливается на усилителе 13 и запускает формирователь 12, с выхода которого сигнал стробирования подается на входы

Усилителей 11 считывания, что обес1062787

Составитель В. Рудаков

Редактор П. Коссей Техред t;. Koñòèê

Корректор О. Тигор

Заказ 10229/54 Тираж 594 Подписное

ВНИИЛИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, К-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4 печивает плавающее во времени стробирование.

Плавающий уровень стробирования (дискриминации) осуществляется за счет того, что в устройстве имеется такое количество дискриминаторов 5, которое равно числу запоминающих элементов в накопителе 3. Каждый из дискриминаторов 5 вырабатывает свой расчетный уровень амплитудной дискриминации, который подается на уси- 10 лители 11 считывания в зависимости

1 от адреса считывания. С помощью зтрго отслеживается амплитуда сигнала чтения, которая изменяется от условый распространения его по разрядно-считывающей линии, т.е. обеспечивается оптимальный уровень дискриминации по всем адресам запоминающего устройства.

Таким образом, повышается информационная надежность за счет организации плавающей амплитудной дис криминации сигнала считывания.