Устройство для управления регенерацией информации в блоках памяти

 

УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ РЕГЕНЕРАЦИЕЙ ИНФОРМАЦИК В БЛОКАХ ПАМЯТИ, содержащее блок управления -втчик адресов строк, блок зада .. адресов строк, причем первый ВХОД блока управления является одним ВХОДОМ устройства, а первый ВЫХОД подключен к входу счетчика адресовстрок, выход которого соединен с первым ВХОДОМ блока задания адресов строк, второй вход которого и ВЫХОД ЯВЛЯЮТСЯ соответственно другим ВХОДОМ и первым выходом устройства , отличающееся тем, что, с целью упрощения устройства, оно содержит первый и второй триггеры , злементы НЕ, И, И-НЕ, ИЛИ, причем единичньлй вход первого триггера подключен ко второму выходу блока управления, а его нулевой выход соединен с первым входом элемента И и первым ВХОДОМ элемента ИЛИ ВЫХОД которого соединен с третьим . ВХОДОМ блока задания адресов строк и вторым ВХОДОМ блока управления третий ВЫХОД которого соединен с нулевыми входами триггеров, -первый ВЫХОД блока управления подключен к единичному входу второго триггера, единичный ВЫХОД которого подключен (Л к единичному входу первого триггера и первому ВХОДУ элемента И-НЕ, выход которого соединен с пторьлм входом элемента ИЛИ, второй вход элемента И-НЕ подключен к выходу элемента НЕ, ВХОД которого является управляющим ВХОДОМ у :тройства и соединен со вторым ВХОДОМ элемента И, выход которого подключен к четвертому входу блока задания адресов строк и являа: ется вторым ВЫХОДОМ устройства. ОС ОС

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) 3(51) G 11 С 21 00 т

1 х((. Щ-) 1-(®

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3502538/18-24 (22) 20.10.82 (46) 23.12.83 Бюл. Р 47 (72) H.M.Àáàêóìîâà, A.М.Вербонский, Н.С.Зеленский, 3.К.Капуловская, А.Г.Кухарчук и Л.А.Струтипский (71) Ордена Ленина институт кибернетики им. В.M.Ãëóøêoâà (53) 628.327.6 (088.8) (56) 1. Авторское свидетельство СССР

9 514346, кл. 5 11 С 21/00, 1976.

2. Авторское свидетельство СССР

9 780035, кл. G 11 С 7/00, 1980.

3. Авторское свидетельство СССР

Р 792290, кл. G 11 С 21/00, 1980 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ

РЕГЕНЕРАЦИЕЙ ИНФОРМАЦИИ В БЛОКАХ

ПАМЯТИ, содержащее блок управления

- етчик адресов строк, блок задаадресов строк, причем первый вход блока управления является одним входом устройства, а первый выход подключен к входу счетчика адресов строк, выход которого соединен с первым входом блока задания. адресов строк, второй вход которого и выход являются соотв тстненно другим входом и первым выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит первый и второй триггеры, элементы НЕ, И, И-НЕ, ИЛИ, причем единичный вход первого триггера подключен ко второму выходу блока управления, а его нулевой выход соединен с первым входом эле.— мента И и первым входом элемента ИЛИ выход которого соединен с третьим . входом блока задания адресов строк и вторым входом блока управления третий выход которого соединен с .нулевыми входами триггеров, первый выход блока управления подключен к единичному входу нторого триггера, Е

Ф единичный выход которого подключен к единичному входу первого триггера и первому нходу элемента И-НЕ, выход которого соединен с вторым входом С элемента ИЛИ, второй вход элемента

И-НЕ подключен к выходу элемента НЕ, вход которого является управляющим нходом устройства и соединен со вторым входом элемента И, выход которого подключен к четвертому входу блока задания адресов строк и явля- рафа ется вторым выходом устройства. ф Ю

1062793

10 входом устройства, а первый выход подключен к входу счетчика адресов строк, выход которого соединен с первым входом блока задания адресов

35 CTpOKI BTOpOA ВХОД KOTOpOrO И ВЫХОД являются соответственно, другим входом и перным выходом устройства, введены первый и второй триггеры, элементы НЕ, И, И-НЕ, ИЛИ, причем единичный вход первого триггера подключен ко второму выходу блока управления, а его нулевой выход соединен с первым входом элемента И и перным входом элемента ИЛИ, выход которого сбединен с третьим входом

45 блока задания адресов строк и вторым входом блока управления, третий выход .которого соединен с нулевыми входами триггеров, первый выход блока управления подключен к единичному

° б5

Изобретение относится к вычислительной технике и предназначено для использования в полупроводниковых

ЗУ с динамическими запоминающими элементами.

Известно устройство для упранления регенерацией информации в динамических ЗУ, содержащее адресный блок, дешифратор, элементы памяти, элементы ИЛИ, НЕ, информатор и блок управления (1 1.

В этом устройстве используется принцип слежения за обращением ко всем строкам ЗУ. Цикл регенерации проводится, если за период =Т„р/2, где Г„р — допустимое время хранения информации в Зу, хотя бы к одной строке не было обращения. Чри этом доступ внешних устройств к Зу иа время всего цикла, регенерации запрещается.

Недостатком этого устройства является его сложность и низкое быст родействие н связи с удвоенной час" тотой следования запросов на регенерацию. Время ожидания конца регенерации в худшем случае может быть равно времени регенерации всей памяти.

Известно другое устройство регенерации информации в блоках матричной памяти, содержащее адресный блок, дешифратор строк, элементы памяти, коммутатор, счетчик адреса регенерации, дешифратор адреса регенерации, блок синхронизирующих импульсов (2. .

По одному запросу на регенерацию проводится цикл регенерации одной строки, если за последний период времени 2/3 Т®р к данной строке не было обращения, Каждая строка регенерируется с периодом 2/3 Т „

Недостатком данного устройства является необходимость большого количества элементов фиксации обращений.

Наиболее близким по технической сущности к изобретению является устройство для управления регенерацией информации в блоках динамичес кой памяти, содержащее блок управления, счетчик адресов строк, первый блок задания адресов строк, второй блок задания адресов строк, дешифратор адреса строк, первые элементы И, элементы памяти, вторые элементы И, элемент ИЛИ, шины адреса, причем первый вход первого блока задания адресов строк подключен к адресным шинам, а второй — к первому выходу блока упранления, второй выход которого соединен с первыми входами элементов памяти, выходы которых подключены соответственно к первым входам первых элементов И, выходы которых через элемена ИЛИ соединены с входом блока., управления

25 счетчик адреса строк соединен с блоком управления и третьими входами блоков задания адресов строк, первый и второй входы второго блока зада.— ния адресов строк соединены соответственно с выходом первого блока задания адресов строк и третьим выходом блока упранления, а выход через дешифратор адреса строк, — со вторыми входами первых и вторых элементов И, причем первые входы вторых элементов И подключены к четвертому выходу блока управления, а выходы вторых элементов И соединены соответственно со нторыми входами элементов памяти ГЗ 3.

Недостатком известного устройства является его сложность. Количество запоминающих элементон, первых элементов И, вторых элементов

И равно .количеству адресов строк.

Кроме того, дешифратор строк и схе- ма ИЛИ очень громоздки.

Цель изобретения — упрощение устройства. . Поставленная цель достигается тем, что в устройство для управления регенерацией информации в блоках памяти, содержащее блок управления, счетчик адресов строк, .блок задания адресов строк, причем первый вход блока управления является одним нходу второго триггера, единичный выход которого подключен к единичному входу первого триггера и первому входу элемента И-НЕ, выход которого соединен с вторым входом элемента

ИЛИ, второй вход элемента И-НЕ подключен к-выходу элемента НЕ, вход которого является управляющим входом устройства и соединен со < BTopbIM входом элемента И, выход которого подключен к четвертому входу блока задания адресов строк и является вторым выходом устройства.

На фиг. 1 приведена схема предлагаемого устройстна;на фиг. 2 — схема блока управления.

1062793

Устройство содержит блок 1 управления, счетчик 2 адресов строк, блок 3 задания адресов строк, причем первый вход 4 блока 1 управления является входом устройства, первый выход 5 блока 1 управления подклю- 5 чен к входу. счетчика 2 адресов строк, выход которого соединен с первым входом 6 блока 3 задания адресов строк, второй вход 7 которого и выход

8 являются входом и выходом устрой- fQ ства ° Устройство содержит также триггеры запросов регенерации высокого приоритета 9, низкого приоритета

10, элементы НЕ 11,И 12,И-НЕ 13,ИЛИ

14 причем единичный вход триггера запросов регенерации высокого приоритета 9 подключен ко второму вы ходу 15 блока 1 управления, а его нулевой выход соединен с первым входом элемента И 12 и через элемент

ИЛИ 14 — с третьим входом 16 блока

3 задания адресов строк и вторым входом 17 блока 1 управления, третий выход 18 которого соединен с нулевыми входами триггеров запросов ре« . генерации высокого приоритета 9 и низкого приоритета 10, единичный вход последнего подключен к первому выходу 5 блока 1 управления, а единичный выход — к управляющему входу триггера 9 запросов регенерации вы- ЗО сокого приоритета и первому входу элемента И-НЕ 13, выход которого соединен с входом элемента ИЛИ 14, второй вход элемента И-НЕ 13 подключен к выходу элемента HE 11, вход 35

19 которого является входом устройства и соединен со вторым входом элемента H 12, выход которого подключен к четвертому входу 20 бло: а 3 задания адресов строк и яв- 40 тся выходом 21 устройства, Блок управления содержит циклический счетчик 22, элементы И 23-25.

Выходы счетчика соединены с входами элементов И 23 и. 24, .выходы которых являются выходами 5 и 15 блока управления. Вход счетчика соединен с одним из входов элемента И 25 и является входсм 4 устройства. Второй вход эл i"::: òà И 25 — вход 17, а вы-. ход его — выход 18 блока управле- 5О ния.

Устройство работает следующим образом.

Блок 1 УпРавления принимает на вход 4 синхроимпульсы, которые поступают на вход циклического счетчика 22. а выходе элементов И 23 и И 24 g>:..;;. м .;Руются временные метки р.ачала (элемент И 23) и конца (ээлемент И 241 интервала Т ф где - «© р I число строк в памяти. В исходном состоянии триггеры 9 и 10 установлены в "0". Сигнал запроса от внешних устройств поступает на вход 19 .элемента HE 11, пройдя через элемент И б5

12, передается в процессор (выход

21) и устанавливает на входе 20 блока задания адресов строк 3 потенциал, разрешающий подключение к ЗУ адресных шин внешних устройств (вход 7 ). Содержимое счетчика 2, формирующего подлежащие регенерации адреса строк, меняется по сигналу с выхода 5 блока 1 управления. Этот сигнал вырабатывается в начале каждого .временного интервалами„„/й и запоминается в триггере запроса регенерации низкого приоритета 10.

При отсутствии запроса внешних устройств на выходе элемента HE 11 высокий потенциал, и сигнал запроса регенерации низкого приоритета с единичного выхода триггера 10, пройдя элементы И-НЕ 13 и ИЛИ 14, поступают на вход 16 блока 3 задания адресов строк.

В результате адресные шины со входа 7 блока задания адресов строк

3, подключаются к выходу 8, поступающему к ЗУ. Происходит регенера — . ция одной строки. Сигнал запроса. регенерации передается также на вход 17 блока 1 управления, который формирует на выходе 18 сигнал, сбрасывающий триггер 10 в исходное ,состояние.

При наличии запроса от внешних устройств на выходе элемента HE 11 .устанавливается низкий потенциал и прохождение запроса регенерации .низкого приоритета с триггера 10 блокируется элементом И-НЕ 13. Регенерация задерживается до отработки всех запросов внешних устройств к ЗУ. В конце интервала блок управления формирует сигнал, поступающий с выхода 15 на единичный вход триггера 9 запроса регенерации высокого приоритета. Если ввиду большой нагрузки на процессор запрос регенерации низкого приоритета к этому моменту не отработан (триггер 10 не сброшен, на единичном выходе его, а следовательно, и на управляющем входе триггера высокий потенциал), триггер 9 запроса регенерации высокого приоритета устанавливается в единичное состояние, и происходит принудительная регенерация строки. Сигнал с нулевого выхода триггера 9 блокирует прохождение через элемент И

12 запросов от внешних устройств и через элемент ИЛИ 14 поступает на вход 16 блока 3 задания адресов строк и на вход 17 блока 1 управления, где используется для сброса триггеров 10 и 9 по выходу 18.

Если к моменту появления сигнала иа выходе 15 триггер 10 сброшен, триггер 9 остается в нулевом состояник. В начале следующего интервалаТ Я содержимое счетчика 2 адреса строк увеличивается на еди 1062793 ницу, а в триггере 10 запоминается запрос низкого приоритета следующей строки. Регенерация производится послецовательным обходом всех строк эа время Т . Таким образом, блок управления формирует времен- 5 ные метки запросов регенерации разного приоритета.. Запрос регенерации низкого приоритета проходит в интервалах между обращениями внешних устройств и, таким образом, влияние запросов .регенерации на эффективное быстродействие ЗУ сводится до минимума. Запрос регенерации высокого приоритета, сопровождаемый задержкой основных обращений, происходит в случае, если процессор работает на пределе производительности.

Применение данного устройства позволяет сократить оборудование управления регенерацией эа счет исключения элементов памяти, дешифраторов, частично элементов И и ИЛИ.

Например, при использовании элементов серии К155 объем оборудования уменьшается приблизительно на

130 корпусов.

ВНИИПИ Заказ 10230/55

Тираж 594 Подписное.

Филиал ППП "Патент", г.Ужгород,ул.Проектная,4