Устройство для регенерацииинформации b динамическихблоках памяти

 

OflHCAMNK

ИЗОБРЕТЕНИЯ

Х АВТОРСКОМУ СВИДИТИЗЬСТВУ

Союз Советскик

Социалистических

Реслублик (1809388 (61) Дололиительное к авт. свид-ву (22) Заявлено 11.06.79 (21) 2778171/18-24 с присоединением заявки М (23 ) Приоритет—

Опубликовано 28.02.81. Ьюялетемь .лЪ 8 (Sl)M. Кл.

5 11 С 21/О(Ваударставлаый каматет

CCCP м делам кзааретакил к аткрмткк . (5Я) Д (681. . 327.66 (088,8) Дата опубликования олисаиии 03„03.81 (72) Авторы изобретения

И. С. Колтыпин и М, B. Шацкий (7I ) Заявитель (54) УСТРОЙСТВО ДЛЯ РЕГЕНЕРАЦИИ ИНФОРМАЦИИ

В ДИНАМИЧЕСКИХ БЛОКАХ ПАМЯТИ

Изобретение относится к вычислительной технике и предназначено для использования в полупроводниковых запоминающих устройствах с динамическими блоками памяти, объединенными в группы.

Известно устройство, обеспечивающее регенерацию информации в динамических блоках памяти, которое. использует свойство автоматической регенерации адресуемой строки в блоках памяти при любом обращении. Устройство содержит блок уп10 равления, дешифратор, элементы памяти, элемент И, коммутатор и счетчик адреса, регенерация всей памяти запрещается до разряда емкости одного или нескольких элементов фиксации обращений, заряжаю11 шихся после обращений к соответствующим строкам 1"„.

Известно устройство, более оптимально использующее указанное свойство за

20 счет регенерации только тех строк, к которым не было обращений. Это устройстВо дополнительно содержит элементы И и шифратор

Недостатком обоих устройств является сложность аппаратурной реализации, связанная с использованием большого количества.элементов фиксации обращений.

Наиболее близким из известных по технической сущности является устройство, которое отменяет очередную регенерацию, если в течение интервала ь = †" (Tx R+1 допустимый период хранения информации, R — количество строк) перед запросом регенерации строки к ней было зафиксировано обращение. Оно содержит блок синхронизации, выходы которого подключены к счетному входу счетчика адресов строк, первому входу элемента фиксации обращений и первому входу элемента И, выходы счетчика подключены к первым информационным входам блока разрешения обращения и регенерации, ко вторым информационным входам которого подключены кодовые шины адреса, соответствующие выходы блока разрешения подключены к адресным входам блоков памяти, входам формирователей сигналов

809388 выборки-регенерации.

На чертеже изображено устройство, функциональная схема.

Оно содержит блок 1 синхронизации, счетчик 2 адресов строк, блок 3 сравнения, адресные входы 4 накопителей 5, триггер 6 фиксации обращений, элемент

И 7, первый элемент ИЛИ 8, формироваЗ5 тель 9 сигнала регенерации, вторые элементы ИЛИ 10, дешифратор 11 выборки групп накопителей, формирователи 12 сигнала вьборки-регенерации, входы 13 выборки-регенерации накопителей 5, ко4О довая шина 14 адреса строк, кодовая шина 15 адреса группы накопителей, шина

16 управления и управляюший выход 17 устр ой ства.

Работа устройства осуществляется сле45 дующим образом.

Устройство принимает иэ процессора запросы обращений к памяти и посылает в процессор квитирующие сигналы выполнения циклов регенерации. Блок 1 синхронизации с частотой 1 изменяет состоятх р ние счетчика 2 и одновременно с этим производит гашение триггера 6 фиксации обращений.

При отсутствии запросов регенерации по шине 16 управления кодовая шина 14 адреса строк подключена к адресным вхо;дам 4 накопителей 5. По запросам обращений из процессора и блоке 3 сравнения

3 выборки-регенерации, второму входу элемента И и второму входу элемента фиксации обращений, выход которого подключен к третьему входу элемента И, а выход элемента И подключен к управляющему входу блока разрешения 53).

Однако при управлении регенерацией с помощью как этого, так и ранее рассмотренных устройств, при каждом обращении к памяти необходимо подавать разрешающий сигнал выборки-регенерации, как и при регенерации, на входы выборки-регенерации, (СЕ или РА5 - в зависимости от типа микросхемы} всех блоков памяти в каждом разряде.

При подаче этого. сигнала динамические блоки памяти переходят в активный режим работы и потребляемая ими мощность возрастает в 10 и более раз. Поэтому такая организация регенерации приводит к дополнительному расходу мощности для накопителей большой емкости, содержащих не— сколько групп блоков памяти. Каждая группа представляет собой полноразрядную часть накопителя, выбираемую при обращениях по другим входам выборкиблоков памяти (С 5 или С А S — в зависимости от типа микросхемы) с помощью дешифратора групп. Последовательная же регенерация групп невыгодна, так как обратно пропорционально их количеству уменьшается длительность и, что приводит к резкому снижению эффективности управления регенерацией с использованием обращений, и затраты времени на регенерацию при отсутствии зафиксированных обращений возрастают пропорционально количеству групп. Мель изобретения — снижение потребляемой мощности эа счет уменьшения числа сигналов выборки-регенерации.

Поставленная цель достигается тем, что в устройство для регенерации информации в динамических блоках памяти,содержащее блок синхронизации, один из выходов которого подключен ко входу счетчика адресов строк и к первому входу триггера фиксации обращений, другой выход блока синхронизации соединен с первым входом элемента И, второй вход которого соединен с нулевым выходом триггера фиксации обращений, третий вход элемента И подсоединен к первому выходу блока сравнения, второй выход которого подключен ко второму входу триггера фиксации обращений, выход счетчика .адресов строк соединен с первым входом блока сравнения, второй вход которого подсоединен к кодовой шине адреса строк, выход элемента И соединен с

5 о

15 го

4 третьим входом блока сравнения, четвертый вход которого подключен к шине управления, третий выход блока сравнения соединен с адресными входами накопителей, входы выборки-регенерации которых соединены с выходами формирователей сигнала выборки-регенерации, дешифрагор выборки групп накопителей, вход которого соединен с кодовой шиной адреса группы накопителей, четвертый выход блока сравнения соединен с одним из входов формирователей сигнала выборкирегенерации, введены элементы ИЛИ и формирователь сигнала регенерации, вход которого соединен с выходом первого элемента ИЛИ, один из входов первого элемента ИЛИ подключен к единичному выходу триггера фиксации обращений, другой вход первого элемента ИЛИ соединен с выходом элемента И и управляющим выходом устройства, выход формирователя сигнала регенерации подключен к первым входам вторых элементов ИЛИ, вторые входы которых соединены с выходами де— шифратора выборки групп. накопи елей, выходы вторых элементов ИЛИ подключены к другим входам формирователей сигнала сравнивается код на шинах 14 с содержимым счетчика 2 и при их совпадении вырабатывается сигнал установки в 1 триггера 6 фиксации обращений, который по способу организации логических связей является RS -триггером.

По запросу обращения, с задержкой на установление кода адреса на адресных входах 4 накопителей 5, блок 3 сравнения вырабатывает синхросигнал для формирователей 12 выборки-регенерации. В соответствии с кодом адреса группы, поступающим по шинам 15 на входы дешифратора 11, выбранный формирователь 12 для соответствующей группы накопителей

5. Выходы дешифрятора 11 прн обращениях могут управлять также выборкой группы по другим входам выборки накопителей 5.

По фронту установки в "1" триггера

6, т.е. при первом совпадении кода на шинах 14 с содержимым счетчика 2 после очередного гашения триггера 6 производится запуск формирователя 9, вход которого через первый элемент ИЛИ 8 подключен к выходу триггера 6. Выходной сигнал формирователя 9 через вторые элементы ИЛИ 10 подается на входы всех формирователей 12 выборки-регенерации. При поступлении синхросигнала разрешения на входы этих формирователей они вырабатывают сигналы выборки-регенерации, выполняя регенерацию выбранной строки во всех накопителях 5. При последующих совпадениях кода на шинах

14 и содержимого счетчика 2 или при их несовпадении формирователь 9 не запускается из-за отсутствия требуемого для запуска перепада уровней напряжения на его входе.

5 . 809388 6 мента ИЛИ 8 приводит к запуску формирователя 9 сигнала регенерации, тем са» мым обеспечивается подача сигналов выборки- егенерации на входы 13 всех групп накопителей 5.

Регенерация отменяется, если триггер 6 зафиксировал хотя бы одно обращение к регенерируемой строке, или задер-живается на время окончания цикла об30 ращения при наложении на него запроса регенерации, r.е. до появления сигнала незанятости памяти.—

В соответствии с изложенным принципом функционирования в течение периода. вырабатывает сигнал выбор регенерации регенерации по каждому адресу строки в предложенном устройстве сигнал выборки регенерации лишь однажды подается одновременно на все накопители, в то время как в прототипе — при каждом обращении. Таким образом, в предложенном устройстве при каждом обращении к памяти, кроме обращений с первым, в течение каждого интервала фиксации— тхя

R+1 совпадением кода адреса строки с адресом строки, подлежащей регенерации, потребляемая мощность уменьшается почти в л раз, где h — число групп накопителей. Величина этого уменьшения особенно значительна при большой частоте обращений, в результате значительно уменьшается максимальная потребляемая динамической памятью мощность, Так,для памяти, построенной на БИС К565РУЗ, при п =8 и частоте обращений 0,5 мГц потребляемая мощность по сравнению с прототипом уменьшается примерно в 3 раза. Это позволяет использовать источник питания меньшей мощности и упростить систему теплоотвода конструктивов памяти.

В конце каждого интервала состояния счетчика 2 блок 1 синхронизации вырабатывает сигнал занроса периодической регенерации, поступающей ня вход элемента И 7. При совпадении этого сигнала с уровнем логической 1, поступающим с нулевого выхода триггера 6 при отсутствии зафиксированных обращений, и с сигналом незанятости, поступающим с выхода блока 3 сравнения, на выходе элемента И 7 появляется сигнал логической

1, который подается ня управляющий вход блока 3 сравнения и на вход элемента ИЛИ 8. При этом на выход блока

3 сравнения переключается содержимое счетчика 2, а затем вырабатывается синхросигнал выборки-регенерации. Перепад уровней напряжения на BbKoAe элеФормула изобретения

Устройство для регенерации информации в динамических блоках памяти, содержащее блок синхронизации, один из высо дов которого подключен ко входу счетчика адресов строк и к первому входу триггера фиксации обращений, другой выход блока синхронизации соединен с первым входом элемента И, второй вход которого соединен с нулевым выходом триггера фиксации обращений, третий вход элемента И подсоединен к первому выходу блока сравнения, второй .выход которого подключен ко второму входу триггера фиксации обращений, выход счетчика адресов строк соединен с первым входом бло17 ®/»роусс Р

Ф мъ.врецаесоР

Составитель А. Воронин

Редактор А. Власенко Техред Н.Власенко Корректор Е. Рошко

Заказ 441/69 Тираж 656 Подписное

ВНИИПИ Государственного ксмитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4

7 8093 ка сравнения, второй вход которого подсо-. единен к кодовой шине адреса строк, выход элемента И соединен с третьим входом блока сравнения, четвертый вход котсрого подключен .к шине управления, S третий выход блока сравнения соединен с адресиымп входами групп накопителей, входы выборки-регенерации которых соединены с выходами фсрмнрователей сигнала выборки-регенерации, дешифратор выборки 1а групп накопителей, вход которого соединен с кодовой шиной адреса группы накопителей, четвертый выход блока сравнения соединен с одними из входов формирователей сигнала выборки-регенерации, о т л и ч а- 1з ю щ е е с я тем, что» с целью снижения потребляемой мощности за счет уменьще ия числа сигналов выборки-регенерации, в него введены элементы ИЛИ и формирователь сигнала регенерации, вход которо- 2а го соединен с выходом первого элемента

ИЛИ, один из входов первого элемента

SS 8

ИЛИ подключен к единичному выходу триггера фиксации обращений, другой вход первого элемента ИЛИ соединен с выходом элемента И н управляющим выходом устройства, выход формирователя сигнала регенерации подключен к первым входам вторых элементов ИЛИ, вторые входы которых соединены. с выходами дешнфрвтора выборки групп накопителей, выходы вторых элементов ИЛИ подключены к другим входам формирователей сигнала выборкирегенерации.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

М 637863, кл, 4 11 С 7/00, 2.02. 79.

2. Авторское свидетельство СССР

М 514346, an. С, 11 С 21/00, опублик.

1976.

3. Патент США № 3760379, кл. 340-173Р, опублик. 1973 (прототип).