Детектор частотно-манипулированных сигналов

 

ДЕТЕКТОР ЧАСТОТНО-МАНИПУЛИ РОВАННЫХ СИГНАЛОВ, по ав. св. 926784, о т л и ч а ю щ и и с я тем, что, с целью повышения помехозащищенности , введены инвертор, два элемента И дополнительный элемент ИЛИ, суммирующий счетчик, при этом выход элемента ИЛИ соединен с первым входом первого элемента И и через инвертор с первым входом второго элемента И, вторые входа элементов И соединены с первЫм и вторым выходами суммирующего счетчика соответственно, выходы элементов И соединены с входами дополнительного элемента ИЛИ, выход которого соединен с первым входом суммирующего счетчика, вто14ой вход которого соединен с дополнительным выходом генератора тактовых сигналов, причем второй выход . суммирующего счетчика является выходом устройства .

СОЮЗ СО8ЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

Н 04 27 14

3(59

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHO5hY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

AO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (6 I) 926784 (21) 3468669/18-09. (22) 09.07.82 (46) 15,01,84, Бюл., 9 2 (72) В.И.Куля, Е.A.Ðoìàíþê и В.Г.Кутас (71) Республиканский информационновычислительный центр Министерства связи УССР (53) 621 ° 376.52 (088.8) .(56) 1. Авторское свидетельство СССР

9 926784, кл. Н 04 L 27/14, 1980 (прототип) . (54) (57) ДЕТЕКТОР ЧАСТОТНО-МАНИПУЛИРОВАННЫХ СИГНАЛОВ..по авт. св. 9 926784, отличающийся тем,. что, с целью повышения помехозащищенности, введены инвертор, два.„SU„„ I 067610 А элемента И, дополнительный элемент ИЛИ, суммирующий счетчик, при этом выход элемента ИЛИ соединен с первым входом первого элемента И и через инвертор с первым входом второго элемента И, вторые входы элементов И соединены с первЫм и вторым выходами суммирующего счетчика соответственно, выходы элементов И соединены с входами дополнительного элемента ИЛИ, выход которого соединен с первым входом суммирующего счетчика, второй вход которого соединен с дополнительным выходом генератора тактовых сигналов, причем второй выход суммирующего счетчика является выходом устройст- @

И ва.

1 1067

Изобретение относится к радиотехнике.

По основному авт. св. М 926784 известен детектор частотно-манипулированных сигналов, содержащий последовательно соединенные формирователь импульсов и первый триггер, а также генератор тактовых сигналов, выход которого подключен к первым входам первого и второго счетчиков, выходы которых соединены с входами элемента

ИЛИ, второй и третий триггеры и два элемента И-НЕ, выходы которых подключены соответственно к первым входам второго и третьего триггеров, первые выходы которых соединены соответственно с первыми входами первого и второго элементов И-HE вторые входы которых соединены с выходом генератора тактовых сигналов, причем выходы первого триггера подключены к третьнм входам элементов 20

И-НЕ и вторым входам второго и третьего триггеров, вторые выходы которых соединены соответственно с вторыми входами первого и второго счетчиков, третьи входы которых соединены соот- 25 ветственно с выходами первого и второго элементов И-HE (1).

Однако в известном устройстве недостаточная помехозащищенность.

Цель изобретения — повышение по- ЗО мехозащищенности.

Поставленная цель достигается тем что в детектор частотно-манипулированных сигналов, содержащий последовательно соединенные формирователь импульсов и первый триггер, а также генератор тактовых сигналов, выход которого подключен к первым входам первого и второго счетчиков, выходы которых соединены с входами элемента ИЛИ, второй и третий триггеры и два элемента И-HE выходы которых подключены соответственно к первым входам второго и третьего триггеров, первые выходы которых соединены соответственно с первьжи входами пер- 45 вого и второго элементов И-НЕ, вторые входы которых соединены с выходом генератора тактовых сигналов, причем выходы первого триггера подключены к третьим входам элементов И-НЕ и вторым входам второго и третьего триггеров, вторые выходы которых соединены соответственно с вторыми входами первого и второго, счетчиков, тРетьи входы котоРых соединены соответственно с выходами первого и второго элементов И-НЕ, введены инвертор, два элемента И, дополнительный элемент и суммирующий счетчик, при этом выход элемен Та ИЛИ соединен с первым входом пер- 60 вого элемента И и через инвертор с первым входом второго элемента И, вторые входи элементов И соединены с первым и вторым выходами суммирующего счетчика соответственно, выходы 65

610 элементов И соединены с входами дополнительного элемента ИЛИ, выход которого соединен с первым входом суммирующего счетчика,. второй вход которого соединен с дополнительным выходом генератора тактовых сигналов, причем второй выход суммирующего счетчика является выходом устройства.

На чертеже изображена структурная электрическая схема предлагаемого детектора.

Детектор частотно"манипулированных сигналов содержит формирователь

1 импульсов, триггер 2, генератор

3 тактовых сигналов, элементы И-НЕ

4 и 5, триггеры 6 и 7, счетчики 8 и

9, элементы И 10 и 11, инвертор 12, суммирующий счетчик 13 элемент ИЛЙ

14, дополнительный элемент ИЛИ 15.

Детектор частотно-манипулированных сигналов работает следующим образом.

Частотно-манипулированный сигнал с входа детектора через формирователь 1 импульсов, выполненный, например в виде трйггера Шмитта, поступает на счетный вход триггера 2, служащего для выделения периодов входного сигнала и поочередно коммутирующего первый и второй различители частоты входного сигнала. .Оба различителя частоты идентичны и каждый из них содержит элемент

И-НЕ 4 и 5, триггер 6 и 7 и счетчик.

8и 9.

На информационные входы различителей поочередно подаются потенциалы с прямого и инверсного выходов триггера 2. На тактирующие входы различителей постоянно поступают тактирующие импульсы частоты Е с выхода генератора 3 тактовых сигналов.

Различители частоты реагируют на изменение частоты входного сигнала, поступающего на вход детектора, путем подачи на входы элемента ИЛИ

14 сигналов логической 1 или логического 0 . Они поочередно выдают сигналы на соответствующие входы элемента ИЛИ 14 в течение каждого периода входного сигнала, благодаря чему на выходе элемента ИЛИ 14 поддерживается уровень логической 1 или логического 0, в зависимости от частоты входного сигнала.

Различители частоты поочередно находятся в одной из двух фаз: переходной и установившейся.

Переключение фаз в различителях осуществляет триггер 2, управляемый по счетному входу входным сигналом, преобразованным формирователем 1 импульсов в последовательность прямоугольных импульсов одной из двух частот Е„ или Г

В то время, как один различитель . частоты, например, находится в пере1067610 ходной фазе, другой различитель частоты находится в установившейся фазе. При этом в другом различителе частоты на третий вход элемента

И-НЕ 4 и второй вход триггера б поступает потенциал логического 0 по информационному входу различителя частоты с прямого выхода триггера 2.

Триггер 6 реагирует по своим входам на потенциалы логического 0 .

Поэтому в течение установившейся фазы на прямом выходе триггера б поддерживается потенциал логического 0, который воздействует на первый (запрещающий) вход счетчика 0.

Потенциал на выходе последнего разряда счетчика 8 сохраняется неизменно низким и передается на выход различителя.

В момент изменения состояния на информационном входе различителя частоты от логического 0 к логи- 20 ческой 1 триггер б еще остается в прежнем состоянии, при котором с его инверсного выхода на первый вход элемента И-НЕ:,4 поступает потенциал логической 1 . И поскольку на 25 второй вход элемента И-HE 4 постоянно подается последовательность тактирующих сигналов частоты f c выхода генератора 3, то на выхОде элемента И-НЕ 4 появляется. только З() один инвертированный импульс, который, воздействуя на второй (установочный) вход счетчика 8, устанавливает все его разряды в состояние логического 0, а также переводит триггер б по первому входу в проти- . воположное состояние, чем заблокирует прохождение последних тактирующих сигналов через элемент И-НЕ 4.

С этого момента начинается переходная фаза одного различителя частоты, а другой различитель частоты, находится в установившейся фазе.

При этом тактовые сигналы частоты Е, поступающие в одном различителе частоты на третий (счетный) вход счетчика 8, подсчитываются в нем. Переходная фаза продолжается до очередной смены значений сигнала на информационном входе этого различителя частоты, т.е. до появления сиг. нала логического 0 . Состояние. последнего разряда счетчика 8 в кон це переходной фазы (логический 0 . или логическая 1 ) зависит от дли-55 . тельности периода входного сигнала, соответствующего длительности переходной фазы. Если частота входного сигнала Р(, где n — число

Е

2 h-.1 двоичных разрядов счетчика 8, то на выходе различителя частоты в конце переходной фазы установится потенциал логической 1 а в противном случае — логического 0, 65

Оба различителя частот поочеред-. но выдают решения на соответствующие входы элемента ИЛИ 14 о каждом периоде сигнала, поступающего на вход, благодаря чему на выходе детектора поддерживается уровень логической 1 или логического 0 в зависимости от частотй входного сигнала.

Для освобождения полученного дете ктиров ан ного дв оично го сигнала от кратковременных импульсных помех (одиночных и сгруппированных в пакет) используется суммирующий счетчик 13. На счетный вход суммирующего счетчика 13 с дополнительного выхода генератора 3 подается последовательность тактирующих сигналов с н периодом следования 5i, (—, где

2.

à — длительность элементарной посылки (бита) двоичного сигнала; р — длительность помех за время длительности элементарной посылки; m — количество двоичных разрядов суммирующего счетчика 13.

Если уровень сигнала на выходе элемента ИЛИ 14 соответствует логической 1, счетчик работает в режиме сложения тактирующих сигналов . Как только разрядная сетка суммирующего счетчика 13 будет заполнена наполовину, т.е. на втором выходе суммирующего счетчика 13 (прямом выходе старшего разряда счетчика) установится уровень логической 1, на выход детектора будет передано значение логической, 1, которое поддерживается неизменным, пока уровень двоичного сигнала на выходе элемента ИЛИ 14 соответствует логической 1 .

Уровень. логического 0, установившийся при этом на первом выходе суммирующего счетчика 13 (инверсном выходе старшего разряда счетчика), подключенном к первому входу элемента И 10 через дополнительный элемент ИЛИ 15, блокирует дальнейшее сложение тактирующих сигналов суммирующим счетчиком 8.

Если уровень двоичного сигнала на выходе элемента ИЛИ 14 меняется от значения логической 1 к значению логического 0, суммирующий счетчик снова возобновляет сложение тактирующих сигналов, так как сигнал, поступающий через инвертор .12, элемент И .11 и дополнительный элемент ИЛИ 15, разрешает сложение.

Логический 0 на выходе детектора появляется как только суммирующий счетчик 13 оказывается сброшенным в начальное нулевое состояние из-за переполнения разрядной сетки.

При этом сразу же заблокируется дальнейшее сложение тактирующих сигналов запрещающим потенциалом с прямого выхода старшего разряда сум6

1067610. Составитель Н.Лазарева.

Редактор Я.Воловик Техред,О.Неце Корректор Ю.Макаренко

Заказ 11230/58 Тираж 640 Подписное

ВНИИПИ Росударственного комитета СССР по.делам изобретений и открыткой

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, r.Óæãîðîä, ул.Проектная, 4 мирующего счетчика 13, воздействующим через элемент И 21 и дополнитель ный злеМент ИЛИ 15 на запрещающий вход сумьмрующего счетчика 13. р

На выход детектора не пропускаются одиночные помехи длительностью менее (Т« dt) ° 2 ", а также пачки кратковременных импульсных помех,,суммарная длительность которых на любом интервале T не превышает той же величины.

Предлагаемый детектор характеризуется простотой конструктивного выполнения, высокой надежностью и помехозащищенностью. Он может быть использован в аппаратуре передачи данных, а также в устройствах воспроизведения двоичных сигналов, записанных на магнитном носителе.