Матричное устройство для умножения

 

МАТРИЧНОЕ УСТРОЙСТВО ДЛЯ УМНОЖЕНЧЯ, содержащее три умножителя , буферный сумматор и выходной сумматор, причем входы младших разрядов первого и второго операндов устройства соединены с входами первого умножителя, входы старших разрядов первого и второго операндов устройства соединены с входами второго умножителя, выходы первого и второго умножителей соединены с входами б уферного сумматора и соответственно с первой и второй группами входов выходного сумматора-, отличающееся тем, что, с целью упрощения оно содержит два входных сумматора и вычитатель, причем входы первого входного сумматора соединены с входами старших и младших разрядов первого операнда устройства, входы второго входного сумматора соединены с входами старших и глладших разрядов второго операнда устройства, выходы первого и второго входных суг вдаторов соединены с входами третьего умножителя, выходы третьего умножителя и буферW ного сумматора соединены с входами вычислителя, выходы которого подключены к третьей группе входов выходного сумматора.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ЗСЮ G 06 Р 7/52

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ .

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ

11 (21) 3412158/18-24 (22) 18.03.82 (46) 28.02.84. Бюл . Р 8 (72) А.Л.Лилеин (71} ."4осковский ордена Трудового

Красного Знамени физиКо-технический институт

C53) 681.325 (088.8) (56) 1.Патент США Р 3670956, кл. 235/164, опублик. 1970.

2.Авторское свидетельство СССР

Р 732869, кл. Ц 06 7/52, 1977 (прототип). (54) (57) 14АТРИЧНОЕ УСТРОЙСТВО ДЛЯ

УМНОКЕН - Я, содержащее три умножителя, буферный сумматор и выходной сумматор, причем входы младших разрядов первого и второго операндов устройства соединены с входами первого умножителя, входы старших разрядов первого и второго операндов устройства соединены с входами второго умножителя, выходы первого и второго умножителей соединены с входами буферного сумматора и соответственно с первой и второй группами входов выходного сумматора., o т— л и ч а ю щ е е с я тем, что, с целью упрощения оно содержит два входных сумматора и вычитатель, причем входы первого входного сумматора соединены с входами старших и младших разрядов первого операнда устройства, входы второго входного сумматора соединены с входами старших и младших разрядов второго операнда устройства, выходы первого и второго входных сумматоров соединены с входами третьего умножителя, выходы третьего умножителя и буферного сумматора соединены с входами вычислителя, выходы которого подключены к третьей группе входов выходного сумматора.

1076902

ИзОбретение ОтнОсится к цифрОвОй вычислительной технике и может бытьиспользовано B быстродействующих ари >метических устройствах универCcLJIBHblX H СПЕЦИаЛИЗИРОВаННЫХ ЦИфРО-вых вычислительных машин.

Известен цифровой умножитель

У

2Н-разрядных чисел, содержащий четыре И -разрядных умножителя и тре>:— входовый 3 П -pa 3 pHBHBII1 сумма.-op |1 ) .

Недостатками устройства являются сложность и высокая стоимость, связанные с использованием четырех дорогостоящих П -разрядных умножителей.

Наиболее близким к предлагаемому 15 является матричное устройство для умножения, содержащее регистры множимого и множителя, два дополнительных регистра, два блока формирования частичных произведений и три блок" 2() суммирования частичных произведений, причем выходы регистров множимого и множителя подключены к первой и второй группе входов первого блока формирования частичных произведений выходы которого подключены к входам первого блока суммирования частичных произведений, выходы первого и второго дополнительных регистров подключены к первой и второй группе входов второго блока формирования частичных произведений соответственНО2 ВЫХОДЫ KOTOPOÃO СОЕДИНЕНЫ С BXO дами второго блока суммирования час тичных произведени-, выходы которого подключены к первой группе входов третьего блока сум ирования частичных произведений, вторая и третья группы входов которого подключены к первой и второй гру IIIBì выходов перблока суммиро IBHH>I част:..HEI - х произведений соответственно (2)

Недостатком из so= Hoão устройства является сложность связанная с тем, что не все частичные произведения являются произведониями положитель- 45 ных чисел. Это обусловливает необходимость наличия в дополнительных средствах для работы с ч.. .слами, имеющими знак, и усложняет блоки (t)GpMH рования II суммирован>1я ч:астичных 5Опроиз в еде ний .

Цель изобретен:;;= — упрощение уст— ройства.

Поставленная цель достигается тем, что матричное устройство для умножения, содержащее три умножителя, буферный сумматор и выходной сумматор, причем входы младших разрядов первого и второго операндов устройства соединены с входами пер- 60 вого умножителя, входы старших разрядов первого и второго операндов устройства соединены с входами второг<э умножителя,. выходы первого и второго умножителей соединены с входами буферного сумматора и соответственно с первой и второй группами входод выходного сумматора, содержит два входных сумматора и вычитатель, причем входы первого входного сумматора соединены с входами старших и младших разрядов первого операнда устройства, входы второго входного сумматора соединены с входами старших и младших разрядов второго операнда устройства, выходы первого и второго входных сумматоров соединены с входами третьего умножителя, выходы третьего умножителя и буферного сумматора соединены с входами вычитателя, выходы которого подключены к третьей группе входов выходного сумматора.

На чертеже изображена функциональная схема матричного устройства для умножения.

Устройство содержит первый, второй и третий умножители 1-3, первый и второй входные сумматоры 4 и 5, буферный сумматор 6, выходной сумматор 7 и вычитатель 8. Устройство имеет входы 9 и 10 младших и старших разрядов первого операнда и вхо-, ды 11 и 12 младших и старших разрядов второго операнда. Выход 13 является выходом устройства.

Устройство работает следующим образом.

Пусть U;;» Ug — соотве:-ственно младших и л старших разрядов 2»вЂ” раз рядного первого Опе„>анда „а UI

0г — соответственно И младших и и старших разрядов 2п-разрядного второго операнда. На выходах входных сумматоров 4 и 5 соответственно получаем

-"2„=0,+Ог, 5г=Ч, М>

На выходах умножителей 1-3 форми— руются соответствующие произ ведения

Р,=U V P Ог г > з

На выходах буферного сумматора б, вычитат еля 8 и выходного сумматора 7 получаем сост ветст вен но

= Р., » Рг О, = РЗ-5 ; 5 =Я 3 Рг + 2 5<.

На выходе 13 выходного сумматора

7 действительно получается искомое произведение (2 02 (1 2 2!

Используемые в устройстве умножи— тели являются умножителями неотрицательных чисел, благодаря чему отпадает необходимость в средст вах для работы с числами,, имеющими знак.

По сравнению с ба.зовым объектом, в качестве которого принят матричный умножитель, входящий в сос-;àâ большой интегральной схемы КР587ИК3

1076902

Составитель A.Ëèëåèí .

Редактор A.Огар Техред Т.Маточка Корректор O. Билак

Заказ 749/45 Тираж 699 Подписное

ВНИИПИ ГосударственнОго комитета СССР по делам изобретений и открытий

113035 Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", r.Óæãoðoä, ул.Проектная,4 (бКО.348.569-ОЗТУ), предлагаемое матричное устройство для умножения при разрядности, например, 32Х32 содержит на 11% меньше вентилей.

Экономический эффект от внедрения изобретения в расчете на один .умножитель составит 11 руб. за счет сокращения числа вентилей.