Цифровой коррелятор

 

ЦИФРОВОЙ КОРРЕЛЯТОР, содержащий регистр эталона, сдвиговый вход которого является первым информационным входом коррелятора, а разрядные выходы соединены с соответствующими входами буферного регистра эталона, разрядные выходы которого соединены с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ группы, вторые входы которых подключены к соответствующим разрядным выходам регистра исходного сигнала, сдвиговый вход которого является вторым информационным входом коррелятора, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ группы соединены с первыми входами соответствующих элементов И первой группы, состоящей из.п элементов. вторые входы которых подключены к соответствующим разрядным выходам регистра маски, сдвиговый вход которого является третьим информационным входом коррелятора, выходы элементов И первой группы соединены с соответствующими входами первого сумматора, выход которого является первым выходом коррелятора, о тли чающийся тем, что, с целью расширения класса решае1иых задач , в него введены второй сумматор, элемент И и вторая группа (П -I) элементов И, первые входы которых подключены к выходам одноименных (кроме п -го) элементов И первой груп5 пы, второй вход каждого -го элемента И( ( -1, п -1) второй группы (Л подключен к выходу (i +1)-го элемента И первой группы, выходы элемен тов И второй группы подключены к соответствующим входам вычитания второго сумматора, вход сложения которого подключен к выходу элемента И, управляющий вход которого подключен к выходу старшего разряда буферного регистра эталона, а информаци онный вход - к выходу первого суммаOS тора, выход второго сумматора являет ся вторым выходом коррелятора. х

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (11) 3(51) 5 06 F 15/3 36

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВЪГ (21) 3526556/18-24 (22) 23.12,82 (46) 28,02.84. Бюл, Р 8 (72) A.Н.Андрофагин (71) Куйбышевский институт инженеров железнодорожного транспорта (53) 621.323(088 ° 8) (56) 1. Дж,Элтон. 64-разрядный кор— релятор-шаг вперед в области цифровой обработки сигналов, Электроника, 1981, т. 4, Р 14р с.41 49 (прототип). (54)(57) ЦИФРОВОЙ КОРРЕЛЯТОР, содеР жащий регистр эталона, сдвиговый вход которого является первым информационным входом коррелятора, а разрядные выходы соединены с соответствующими входами буферного регистра эталона, разрядные выходы которого соединены с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ группы, вторые входы которых подключены к соответствующим разрядным выходам регистра исходного сигнала, сдвиговый вход которого является вторым информационным входом коррелятора, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ группы соединены с первыми входами соответствующих элементов И первой группы, состоящей из и элементов, вторые входы которых подключены к соответствующим разрядным выходам регистра маски, сдвиговый вход которого является третьим информационным входом коррелятора, выходы элементов И первой группы соединены с соответствующими входами первого сумматора, выход которого является первым выходом коррелятора, о тл и ч а ю шийся тем, что, с целью расширения класса решаемых задач, в него введены второй сумматор, элемент И и вторая группа (П вЂ” 1) элементов И, первые входы которых подключены к выходам одноименных (кроме и -ro) элементов И первой груп пы, второй вход каждого (— го элемента И(» =1, П вЂ” 1) второй группы подключен к выходу (i +1) ro элемента И первой группы, выходы элемен тов И второй группы подключены к соответствующим входам вычитания второго сумматора, вход сложения которого подключен к выходу элемента

И, управляющий вход которого подклю— чен к выходу старшего разряда буферного регистра эталона, а информационный вход — к выходу первого сумматора, выход второго сум)чатора являет ся вторым выходом коррелятора, 1076914

Изобретение относится к . Устройствам автоМатики и вычислительной техники, в частности к устройстнам статистической обработки сигналов, и может найти применение для построения статистических анализаторов сиг5 налов, используемых в автоматизированных системах научных исследований, в информационно-поисковых системах и технике связи.

Наиболее близким к предлагаемому 10 устройству является цифровой коррелятор, содержащий входной регистр эталона, буферный регистр эталона, группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ вЂ , нходной регистр сигнала, регистр ма- 15 ски, группу элементов И и сумматор (.1), Недостатком известного устройст. ва является отсутствие нозможности определ ени я количе ст в а сн я з ных уч астков корреляции между анализируемой и з талонной последовательностями °

Цель изобретения — расширение класса решаемых задач за счет определения количества связных участков корреляции между эталонной и анализируемой последовательностями, Указанная цель достигается тем, что в цифровой коррелятор, содержащий нходной регистр эталона, сдвиговый вход которого является перным информационным входом коррелятора, а разрядные выходы соединены с соответствующими входами буферного регистра эталона, разрядные выходы ко- 35 торого соединены с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, вторые входы которых подключены к соответствующим разрядным выходам регистра исходного сигнала, сдвиговый вход 40 которого является вторым информационным входом коррелятора, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ группы соединены с первыми входами соответствующих элементов И пеРвой группы, 45 состоящей из И элементов, вторые входы которых подключены к соответствующим разрядным выходам входного регистра маски, сдвиговый вход которого является третьим информационным входом коррелятора, выходы элементов

И первой группы соединены с соотнетствующими входами первого сумматора, выход которого является первым выходом коррелятора, нведены второй сумматор, элемент Й и вторая группа (h-1) элементов И, первые входы котоРых подключены к выходам одноименных (кроме и -ro) элементов И первой группы, второй вход каждого -ro элемента И (1 1, П -1) второй группы 60 подключен к выходу i +1-ro элемента

И первой группы, выходы элементов И второй группы подключены к соответствующим входам вычитания второго сумматора, вход сложения которого подключен к выходу элемента И, управляющий вход которого подключен к выходу старшего разряда буферного регистра эталона, а информационный вход — к выходу первого сумматора, выход нторого сумматора является вторым выходом коррелятора, На чертеже представлено предлагае мое устройство °

Коррелятор содержит входной регистр 1 сигнала, входной регистр 2 эталона, буферный регистр 3 эталона, входы которого соединены с соответствующими разрядными выходами входного регистра 2 эталона, входной регистр 4 маски, группу элементов

ИСКЛЙЧАЮЩЕЕ ИЛИ-НЕ 5, первые и вторые входы которых соединены соответственно с разрядными выходами буферного регистра 3 эталона и входного регистра 1 сигнала, первую группу из И элементов И 6, первые входы которых подключены к выходам соответстнующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 5 группы, а вторые входы — к соответствующим разрядным выходам входного регистра 4 маски, первый сумматор 7, нходы которого подключены к выходам соответствующих элементон И б первой группы, вторую группу из И вЂ” 1 элементон И 8, выходы которых соединены с соответствующими входами вычитания второго сумматора 9, вход сложения которого подключен к выходу элемента И 10, управляющий вход которого подключен к выходу старшего разряда буферного регистра 3 эталона; а информационный вход — к выходу первого сумматора 7, выход которого янляется первым выходом коррелятора. Первые входы элементов И 8 второй группы подключены к выходам одноименных элементов И б первой группы, а второй вход каждого -го элемента И В второй группы (1 =1, И вЂ” 1), подключен к выходу 1 +l-го элемента И б первой группы.

Сдниговые входы входного регистра 2 эталона, входного регистра 1 сигнала и входного регистра 4 маски являются соответственно первым, вторым и третьим информационными входами коррелятора, Устройство работает следующим образом.

Исследуемая строка вдвигается н входной регистр 1 сигнала. В входной регистр 2 эталона вдвигается эталонная строка, а во входной регистр 4 маски — код маски. После этого содержимое входного регистра 2 эталона переписывается параллельным кодом в буферный регистр 3 эталона, Цепи для прохождения тактовых сиrналов сдвига регистров 1-4 управления переписью содержимого регистра 2 в регистр 3, цепи управления сбросом

1076914 регистров и сумматоров и цепи управляющих сигналов, (не показаны) . Определение функции корреляции в устройстве осуществляется путем последовательного сдвига содержимого буферного регистра 3 эталона и пораз- . рядного сравнения значения входного регистра 1 сигнала и буферного регистра 3 эталона, при помощи элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 5, выходы которых поступают на первый сумматор 7 через элементы И 6, управляемые кодом маски. На выходе первого сумматора 7 получается двоичное слово, которое представляет собой число разрядов входного регистра 1 сигна- 15 ла и буферного регистра 3 эталона, совпадающих для текущего такта синхронизации регистров с учетом кода корреляционной маски их вмодного регистра 4 маски, который определяет 20 те разряды, для которых выполнение сравнений не требуется. В эти разря-! ды входного цегистра 4 маски записаны 0 и поскольку выходы входного регистра 4 маски соединены с вто. рыми входами элементов И б, на пер вые входы которых поступают сигналы с выходов элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ-НЕ 5, то маскированные разряды не достигают первого сумматора 7, . Далее процесс вычисления функции корреляции повторяется для каждого последующего такта сдвига буферного регистра 3 эталона, Одновременно с вычислением функции корреляции на каждом такте элементами И 8, вторым сумматором 9 и элементом И 10 вычисляется количество связных участков корреляции исследуемой и эталонной последовательности, для чего выходные сигналы с каждой пары соседних 4() элементов И б первой группы подаются на входы элементов И 8 второй группы.

Так на входы первого элемента И 8 поступают сигналы с выходов первого и втoporo элементов И б, на входы второго элемента И 8 — сигналы с выходов второго и третьего элементов

И б и т.д, Такое подключение обеспечивает получение на выходах элементов И 8 такое количество 0, которое меньше количества единиц с выходов элементов И б точно на число связных участков. Поэтому выходы элементов И 8 соединены с соответст- 55 вующими входами сумматора 9, который подсчитывает со знаком минус общее количество 1 на выходах элементов И 8. В конце такта на этот же сумматор 9 через элемент И 10 подсум. 60 мируется со знаком плюс выходное значение кода из сумматора 7, Таким образом, на выходе сумматора 9, являющимся вторым выходом коррелятора, образуется код количества связных

65 участков корреляции анализируемой и эталонной последовательностей при текущем положении относительного сдвига.

Пример. Пусть анализируемая и эталонная последовательности таковы, что на некотором такте сдвига с выходов элементов И б снимается код корреляции следующего вида:

1111...111 .... 100 ... О, имеющий один связный участок корреляции и дающий на выходе сумматора 7 значение, равное 5, Перенумеруем единичные разряды в коде корреляции следую щим образом: 1,2,3,4, ... -1, + 1 ° ° ° ° ° g 5 °

Тогда количество единиц ), снимае мое с выходов элементов И 8 будет

5 -1, так как на входы каждого -го элемента И 8 при всех значениях, от 1 до (5 -1) будет поступать по две единицы, а 5 -й элемент И 8 группы будет иметь на своем выходе значение нуль, так как нулевое значение сигнала будет подано на его вход, связанный с входом (5 +1) — го элемента И 6 группы.

В такой ситуации с выхода сумматора 9 будет сниматься код К=с -L б †(6 — 1)=1. Замена значения первого или 5 -го (т.е, крайних) разрядов в коде корреляции с единицы на нуль не изменит значения К, так какби Li одно временно уменьшатся на одно и то же количество единиц.

Однако изменение на противоположное (с 1 на 0 ) значения

q-го разряда в коде корреляции увеличивает количество связных участков, а следовательно, К на единицу.

При этом на сумматор 7 поступит (() — 1) единиц, а на сумматор 9 (5-3) единиц, так как на выходах (i — 1) -го, j -го и (5-1)-го элементов И 8 будут нулевые значения сигналов. Тогда на выходе сумматора 9 будет следующ щий код: К= (5 — 1) — (5-3) — 2.

Далее те же самые рассуждени я можно повторить для каждого из полученных участков и доказать тем самым правильность реализации для

Х З, К=4 м т.д.

Предлагаемое устройство реализуется из стандартных блоков и модулей и может быть выполнено как сверхбольшаяя интегральная схема .

Использование в предлагаемом устройстве новых элементов: группы элементов И 8, сумматора 9 и элемента

И 10 обеспечивает получение дополни тельной оценки корреляции — количества связных участков коррелирующих разрядов, что позволяет в свою очередь для целого ряда задач повысить достоверность принятия решений и ускорить обработку информации.

1076914

Тираж 699 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 750/46

Филиал ППП Патент, г.Ужгород, ул.Проектная, 4

Составитель A,Èâàíîâà

Редактор Н.Ковалева Техред С.Легеэа Корректор О,Билак