Коррелометр

 

1. КОРРЕЛС ЕТР, содержащий связанные через переключатель входных шин первую и вторую входные шины, блок сравнения, аналого-цифровой преобразователь, блок управления, блок начальной записи, блок фиксации среднего значения модуля и вычислительный блок, включакиций сдвиговый регистр задержки знака и сумматор , при этом первый,второй и третий информационные входы вычислительного блока связаны соответственно с выходом блока сравнения,знаковым выходом аналого-цифррвого преобразователя и его выходом модуля, подсоединенного также к информационному входу блока фиксации среднего значения модуля, первый выход блока управления соединен с управляющими входами блока сравнения и аналого-цйфрового преобра 3 ова тел я, вход и выход блоканачальной записи подключены соответственно к второму выходу и первому входу блока управления , третий выход которого связан с управляющим входом блока фиксации среднего значения модуля, а четвертый выход - с первьм управляюпцш входом вычислительного блока , которым является управляющий вход сдвигового регистра задержки знака, отличающийся тем, что, с целью упрощения коррелометра , в него введены/7Z- 1 дополнительных вычислительных блоков, каждый вычислительный блок содержит также коммутатор, элемент неравнозначности , преобразователь кода, блок памяти и регистр памяти, причем выход коммутатора подсоеди нен к последовательному входу сдвигового регистра задержки знака , последовательный выход которого соединен с одним из входов элемента неравнозначности и с вторым информационнь 4 входом коммутатора , подключенного своим первым i информационным входом к первомуинформационному входу вычислитель (Л ного блока, а управляющим входом к второму управлянщему входу вычислительного блока, второй и третий информационные входы которого связаны соответственно с вторым входом элемента неравнозначности и с информационным входом преобразователя кода, подсоединенного своим управляющим входом к выхо05 ду элемента неравнозначности, а выходом - к одному из входов сумматора , второй вход которого соединен с выходом регистра памяти, а выход - с информационным входом блока памяти, выход которого подключен к входу регистра памяти, а управляющий вход - к третьему управляющему входу вычислительного блока, первые управлякадие входы и вторые и третьи информационные входил всех вычислительных блоков включены параллельно, первый информационный вход каждого вычислительного блока, кроме первого, связан с последовательньлм выходом сдвигового регистра зещержки знака предьадущего вычислительного блока, а вторые и третьи управляющие входы всех вычислитель

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

M5D 6 06 F 15 336

Г" р (1

Ф

ОПИСАНИЕ ИЗОБРЕТЕНИЯ . ! К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬГГИЙ (21) 3213921/18-24 (22) 19. 09. 80 (46) 23, 12. 83. Бк л. Р 47 (72) В.А. 1елековец и А, П.Зайцев (71) Таганрогский- радиотехнический институт им. В. Д,Калмыкова (53) 681.323(088.8) (56) 1 Жовинский В, И,, Арховский В. Ф, Корреляционные устройства. И., "Энергия, 1974, с.138

2. Авторское свидетельство СССР

9 422010, кл. G 06 F .15/34 1973 °

3, Авторское свидетельство СССР

У 619920, кл G 06 F. 15/34, 1978 (прототип) (54)(57) 1. КОРРЕЛОМЕТР, содержащий связанные через переключатель входных шин первую и вторую входные шины, блок сравнения, аналого-цифровой преобразователь, блок управления, блок начальной записй, блок фиксации среднего значения модуля и вычислительный блок, включающий сдвиговый регистр задержки знака и сумматор, при этом первый, второй и третий информационные входы вычислительного блока связаны соответственно с выходом блока сравнения, знаковым выходом аналого-цифррвого преобразователя и его выходом модуля, подсоединенного также к информационному входу блока фиксации среднего значения модуля, первый выход блока управления соединен с управляющими входами блока сравнения и аналого-цифрового преобразователя, вход и выход блока начальной записи подключены соответственно к второму выходу и первому входу блока управления, третий выход которого связан с управляющим входом блока фиксации среднего значения модуля, а четвертый выход — с первым управляющим входом вычислительного блока, которым является управляющий вход сдвигового регистра задержки

„„SU„„1062717 А знака, отличающийся тем, что, с целью упрощения коррелометра, в него введеныЯ- 1 дополнительных вычислительных блоков, каждый вычислительный блок содержит также коммутатор, элемент неравнозначности, преобразователь кода, блок памяти и регистр памяти, причем выход коммутатора подсоеди — нен к последовательному входу сдвигового регистра задержки знака, последовательный выход кото( рого соединен с одним из входов элемента неравнозначности и с вторым информационным входом коммутатора, подключенного своим первьм информационным входом к первому. информационному входу вычислительного блока, а управляющим входом— к второму управляющему входу вычислительного блока, второй и третий информационные входы которого связаны соответственно с вторым входом элемента неравнозначности и с информационным входом преобразователя кода, подсоединенного 4 своим управляющим входом к выходу элемента неравнозначности, а выходом — к одному из входов сумматора, второй вход которого соединен с выходом регистра памяти, а выход — с информационным входом блока памяти, выход-которого подключен к входу регистра памяти, а управляющий вход — к третьему управляющему входу вычислительного блока, первые управляющие входы и вторые и третьи информационные входы всех фЬ вычислительных блоков включены параллельно, первый информационный вход каждого вычислительного блока, кроме первого, связан с последовательным выходом сдвигового регистра задержки знака предыдущего вычислительного блока, а вторые и третьи управляющие входы всех вычислитель1062717 ных блоков соединены соответственно с пятым и шестым выходами блока управления, второй вход которого подключен к выходу блока Фиксации среднего значения модуля.

2, Коррелометр по;и. 1, о т л и— чающий с я тем, что блок управления содержит генератор импульсов, формирователь двух непересекающихся последовательíîстей импульсов, делитель частоты, счетчик адреса, счетчик вывода, триггер цикла, триггер вывода, триггер сброса памяти, группу элементов неравнозначности, элемент ИЛИ-HE семь элементов И, элемент ИЛИ, и элемейт НЕ, причем выход генератора импульсов подключен к входу

Формирователя двух непересекающихся последовательностей импульсов, первый выход которого связан с, первым входом первого элемента И, а второй выход - с первым входом

aroporo элемента И, счетным входом счетчика адреса и входом делителя частоты, подсоединенного своим выходом к единичному входу триггера цикла, единичный выход кото-, рого соединен с вторыми входами первого и второго элементов И, а нулевой выход — с входом сброса счетчика адреса, связанного выходом каждого разряда с первым входом соответствующего элемента группы элементов неравнозначности и с соответствукщим входом элемента

ИЛИ-НЕ, а выходом старшего разряда также с нулевьм входом триггера цикла, единичным входом триггера

Изобретение относится к специализированным средствам вычислительной техники, предназначенным для аппаратурного определения характеристик случайных процессов, Известен многоканальный коррело,— метр типа значение « знак, содержащий аналого-цифровой преобразователь, блок сравнения, блок эЫделения модуля, дискриминатор знака, блок задержки знака, логические блоки умножения и реверсивиые счетчики, (1 ).

Недостатком этого коррелометра является отсутствие возможности получения прямой оценки нормированной корреляцибнной функции

Известен также коррелометр, работакиций по алгоритму значениесброса памяти, первым входом седьмого элемента И и счетным входом счетчика вывода, подсоединенного своим выходом переполнения к нулевому входу триггера сброса памяти и нулевому входу триггера вывода, единичный выход которого соединен с первым входом элемента ИЛИ, а нулевой выход — с вхбдом сброса счетчика вывода, вторыми входами всех элементов группы элементов не-! равнозначности и вторым входом третьего элемента И, выход первого элемента И подключен к первьм входам четвертого и пятого элементов

И, а также к четвертому выходу блока, выход второго элемента И связан с первыми входами третьего и шестого элементов И, единичный выход триггера сброса памяти подсоединен к второму входу четвертого элемента И, выход элемента ИЛИ-НЕ соединен с вторыми входами пятого и шестого элементов И, третий вход четвертого, элемента И подключен к первому входу блока, с которым через элемент НЕ связаны также вторые входы седьмого элемента И и элемента ИЛИ, а к второму входу блока подсоединен единичный вход триггера вывода, выходы пятого, шестого и седьмого. элементов

И соединены соответственно с пятнам, первым и вторым выходами блока, выход элемента ИЛИ- с третьим выходом блока, а выходы всех элементов группы элементов неравнозначности и выходы третьего и четвертого элементов И образуют шестой выход блока. знак, содержащий аналого-цифровой преобразователь, группу элементов

ИЛИ, блок сравнения, блок управления,сумматоры „блок фиксации среднего

5 значения модуля, блок задержки знака и блок перемножения знака (2).

Недостатком этого коррелометра является низкое быстродействие, обусловленное последовательным

Щ вычислением ординат корреляционной функции.

Наиболее близким к изобретению по технической сущности и достигаемо му результату является коррелометр, содержащий связанные через переключатель входных шин первую и вторую входные шины, блок сравнения, аналого-цифровой преобразователь, блок управления, блок началь:.

1062717

SS ной записи, блок фиксации среднего значения модуля и вычислительный блок, включающий сдвиговый регистр задержки знака и сумматор 3».

Недостаток этого коррелометра заключается в больших аппаратурных . затратах, так как каждый из каналов вычисления, число которых равно числу ординат корреляционной функции, содержит накапливающий сумматор и дополнительную аппара- 1О туру.

Целью изобретения является упрощение коррелометрд

Поставленная цель достигается тем, что в коррелометр, содержащий 15 связанные через переключатель входных шин первую и вторую входные шины, блок сравнения, аналого-цифровой преобразователь, блок управления, блок начальной записи, блок 20

-фиксации среднего значения модуля и вычислительный блок, включающий сдвиговый регистр задержки знака и сумматор, при этом первый, второй, и третий информационные входы вы- 25 числительного блока связаны соответственно с выходом блока сравнения, знаковнч выходом аналого-цифрового преобразователя и его выходом модуля, подсоединенного также к информационному входу блока фиксации среднего значения модуля, первый выход блока управления соединен с управляющими входами .блока сравнения и аналого-цифрового преобразователя, вход и выход блока начальной записи подключены соответственно к второму выходу и первому входу блока управления, третий выход которого связан с управляющим входом блока фиксации 40 среднего значения модуля, а четвертый выход — с первьм управлякщим входом вычислительного блока, которьм является управляющий вход сдвигового регистра задержки знака, 45 введены ю-1 дополнительнЫх вычислительных блоков, каждый вычислительный блок содержит также коммутатор, элемент неравнозначности, преобразователь кода, блок памяти Sp и регистр памяти, причем выход коммутатора подсоединен к последовательному входу сдвигового регистра задержки знака, последовательный выход которого соединен с одним из входов элемента неравнозначности и с вторым информационным входом коьвюутатора, подключенного своим первьюа информационник входом к первому входу вычислительного блока, а управляющим входом — к второму управляющему входу вычислительного блока, второй и третий информационные входы которого связаны соостветственно с вторым входом элемента неравнозначности и с инфор- 65 мационным входом преобразователя кода, подсоединенного своим управ-. ляницим входом к выходу элемента неравнозначности, а выходомк одному из входов сумматора, второй вход которого соединен с выходом регистра памяти, а выход — с информационным входом блока памяти, выход которого подключен к входу регистра памяти, а управляющий входк третьему управляющему входу вычислигельного блока, первые управляющие входы и вторые и третьи информационные входы всех вычислительных блоков включены параллельно, первый информационный вход каждого вычислительного блока, кроме первого, связан с последовательньм выходом сдвигов0го регистра задержки знака предыдущего вычислительного блока, а вторые и третьи управляющие входы ВсеК вычислительных блоков соединены соответственно с пятын и шестым выходами блока управления, второй вход которого подключен к выходу блока фиксации среднего значения модуля.

При этом входящий в состав коррелометра блок управления содержит генератор импульсов, формирователь двух непересекающихся последовательностей импульсов, делитель частоты, счетчик адреса, счетчик вывода, триггер цикла, триггер вывода, триггер сброса памяти, группу элементов неравнозначности, элемент

ИЛИ-НЕ, семь элементов И, элемент

ИЛИ и элемент НЕ, причем выход генератора импульсов подключен к входу формирователя двух непересекающихся последовательностей импульсов, ° первый выход которого связан с первьаа входом первого элемента И, а второй выход — с первж входом второго элемента И, счетным входом счетчика адреса и входом делителя частоты, подсоединенного своим выходом к единичному входу триггера цикла, единичный выход которого соединен с вторыми входами первого и второго элементов И, а нулевой выход - с входом сброса счетчика адреса, связанного выходом каждого разряда с первьак входом соответствующего элемента группы элементов неравнозначности и с соответствующим входом элемента ИЛИ-НЕ, а выходом старшего разряда - также с нулевым входом триггера цикла, единичным входом триггера сброса памяти, первьи входом седьмого элемента И и счетным входом счетчика вывода, подсоединенного своим выходом переполнения к нулевому входу триггера сброса памяти и нулевому входу триггера вывода, единичный выход которого соединен с первьва входом элемента ИЛИ, а ну1062717 левой выход — с входом сброса счетчика .вывода, вторыми входами всех элементов группы элементов неравнозначнасти и вторым входом; третьего элемента И, выход первого элемента И подключен к первым входам четвертого и пятого элементов И, а также к четвертому выходу блока, выход второго элемента И связан с первыми входами третьего и шестого элементов И, единичный выход триггера сброса памяти подсоединен к второму входу четвертого элемента И, выход элемента ИЛИ-НЕ соединен с вторыми входами пятого и шестого элементов И, третий вход 15 четвертого элемента И подключен к первому входу блока, с которым через элемент НЕ связаны также вторые входы седьмого элемента И и элемента ИЛИ, а к второму входу 2О блока подсоединен единичный вход триггера вывода, выходы пятого, шестого и седьмого элементов И соединены соответственно с пятым, первым и вторым выходами блока, выход элемента ИЛИ вЂ” с третьим выходом блока, а выходы всех элементов группы элементов неравнозначности и выходы третьего и четвертого элементов И образуют шестой выход блока, На фиг. 1 приведена структурная схема коррелометрау на фиг. 2 функииональная схема блока управления.

Коррелометр содержит первую и вторую входные шины 1 и 2, переключатель 3 входных шин 1 и 2, блок 4 сравнения, аналого-цифровой преобразователь 5, блок 6 управления, блок 7 начальной записи, 40 блок 8 фиксации среднего значения модуля и вычислительные блоки 9, каждый из которых содержит коммутатор 10, сдвиговый регистр 11 задержки знака, элемент 12 неравноз- 45 начности, преобразователь 13 кода, сумматор 14, блок 15 памяти и регистр 16 памяти- Блок 6 управления имеет первый 17, второй 18, третий

19, четвертый 20, пятый 21 и шес- у) той 22 выходы, а также первый 23 и второй 24 входы.

В состав блока 6 управления (фиг 2) входят генератор 25 импульсов, Формирователь 26 двух непересекающихся последовательностей импульсов, делитель 27 частоты, счетчик 28 адреса, счетчик 29 вывода, триггер 30 цикла, триггер 31 вывода, триггер 32 сброса памяти, группа элементов 33 неравнозначности, элемент ИЛИ-НЕ 34, первый

35, второй 36, третий 37, четвертый 38, пятый 39, шестой 40 и седьмой 41 элементы И, элемент

ИЛИ 42 и элемент HE 43 65

Работа устройства осуществляется по алгоритму вычисления оценки корреляционной функции н

Е:: р,.е, ; а 1 )

Рх(j Ô4-Ь - 0

y.=x (t,++(jinn)д ); р = t%jl

I "- 51фяо,.;

E>= Sign x (

10 — момент начала измерения корреляционной функции; д1 — интервал следования выборок сигналов;

) — номер ординаты корреляционной функции; — общее количество ординат; к(! — центрированная реализация исследуемого процесса;

Й вЂ” общее число выборок

+ Число выборок м задается таким образом, что выполняется условие

Ъ=10 е, где -- целое число. Это условие реализуется с помощью блока 8 фиксации среднего значения модуля, поэтому у (j аЦ = a 10 а прибор является прямопоказывающим с

Коррелометр в режиме измерения автокорреляционной функции (переключатель 3 входных шин замкнут) работает следующим образом.

Напряжение центрированной реализации R(4) с входной шины 1 (или 2) поступает на информационный вход блока 4 сравнения и на вход аналого-цифрового преобразователя 5 через переключатель 3 Импульс выборки входного сигнала с первого выхода 1,7 блока б управления подается на управляющие входы блока 4 сравнения и аналого-цифрового преобразователя 5.

В блоке 4 сравнения в момент появления ймпульса .выборки осуществляется сравнение напряжения входного исгнала с нулевьм урвнем.

При положительном результате сравнения на выходе блока 4 сравнения возникает потенциал, соответствующий логической единице, который подается на первый информационный вход коммутатора 10 первого вычислительного блока 9.

В аналого-цифровом преобразователе 5, который запускается импульсом с выхода 17 блока б управле" ния, напряжение входного сигнала преобразуется в двоичное число и..

Знак числа поступает на второй вход элементов 12 неравнозначности вычислительных блоков 9, а модуль

1062717

1 числа в прямом параллельном коде подается на информационный вход блока В фиксации среднего значения модуля, который может быть выполнен в виде накапливающего сумматора, и на информационные входы

5 преобразователей 13 кода вычислительных блоков 9,. На управлякщий вход преобразователя 13 кода, выполненного, например, в виде группы элементов неравнозначности, поступает потенциал с выхода элемента 12 неравноэначности.

Каждый цикл вычислений содержит тактов (k — число разрядов сдвигового регистра 11 задержки !5 знака) В каждом такте на управляющий вход сдвиговых регистров 11 задержки знака подается импульс сдвига с четвертого выхода 20 блока 6 управления. По этому импульсу происходит сдвиг информации в регистрах

11 задержки знака. Во время прихода первого тактового импульса каждого цикла вычислений на управляющий вход коммутатора 10 приходит,g5 импульс записи знака с пятого выхо,да 21 блока 6 управления, Поэтому в первом такте в первый разряд сдвигового регистра 11 задержки знака первого вычислительного блока 9 ЗО через коммутатор 10 запишется результат сравнения напряжения входного сигнала с нулевым уровнем с выхода блока 4 сравнения. В первый разряд сдвигового регистра 11 за- 35 держки знака (i +1) -ro вычислительного блока 9 через коммутатор 10 этого блока в первом такте запишется значение знака с выхода старшего k -го разряда сдвигового регистра ll за- 4О

1 держки знака i-го вычислительного блока 9, Одновременно на управляющие входы блоков 15 памяти вычислительных блоков 9 с шестого выхода

22 блока 6 управления подается импульс считывания и адрес К-й ячейки памяти, с которой информация через регистр 16 памяти подается на вторые входы разрядов сумматора 14. На первые входы разрядов сумматора 14 с выходов преобразователя 13 кода поступает текущее 5-е значение произведения р. 0 r", ко1 5 5 торое представляет собой число aj в прямом или обратном коде в зависимости от произведения знаков

Произведение знаков получается йа выходе элемента 12 неравноэначности, который управляет работой преобразователя 13 кода При совпадении знаков преобразователь 13 кода 60 выдает в сумматор 14 число Ъ- в пря3 мам коде, а при несовпадении — в обратном, Результат суммирования с выходов разрядов сумматора 14 заносится в ту же k-ю ячейку блока.

15 памяти при наличии импульса записи на LlecTQM выходе 22 блока 6 управлени я., Во втором такте цикла вычисления в первый разряд сдвигового регистра 11 задержки знака через коммутатор 10 записывается значение знака с выхода- старшего ф-го разряда этого же регистра, а в k -й разряд поступает значение знака из (5с-1)-ra разряда На управляющие входы блоков 15 памяти с шестого выхода 22 блока 6 управления подается адрес (k-1) -й ячейки памяти и производится суммирование предыдущего значения суммы с очередным произведением модуля на произведение знаков и запись текущей оценки очередной ординаты корреляционной функции в (k-1)-ю ячейку блока

15 памяти . Длительность такта определяется временем обращения к памяти и суммирования 1т=1сц+ е+tç

Таким образом эа время одного цйкла в е вычислительных блоках 9 вычисляются текущие значения оценок п= 4с ординат корреляционной функции. За это время в аналого-цифровом преобразователе 5 образуется число соответствующее новой выборке входного сигнала, Работа коррелометра синхронизируется импульсами блока 6 управления (фнг.2) Генератор 25 импульсов генерирует тактовые импульсы, иэ которых формирователь 26 двух непересекающихся последовательностей импульсов вырабатывает два сдвинутых во времени импульса T и Т. °

Так как период выборки (длительность дискретного шага задержки М ) входных сигналов может быть больше длительности цикла вычисления корреляционной функции, то импульсы Т, и Т проходят через элементы И 35 и 36 только при наличии разрешающего потенциала.на прямом выходе триггера 30 цикла, который устанавливается в единичное состояниие импульсом Т с,выхода делителя 27 частоты с частотой выборки входного сигнала, а в нулевое состояние сбрасывается импульсом с выхода старшего х-го разряда счетчика 28 адреса, который в каждом цикле выдает такт за тактом через группу элементов 33 неравнозначности на шестой выход 22 блока 6 управления адрес ячейки памяти блоков 15 памяти вычислительных блоков 9 коррелометра

С выходов третьего и четвертого элементов И 37 и 38 в блоки 15 памяти вычислительных блоков 9 коррелометра поступают управляющие сигналы соответственно записи и считывания информации. Одновре1062717

10 ственно, в блоки 15 памяти не передаются через третий элемент И 37 импульсы записи. Длительность реЖима составляет ri тактов.

По окончании режима вывода сигнал с выхода старшего разряда счетчика 29 вывода устанавливает в нулевое состояние триггер 31 вывода и триггер 32 сброса йамяти. Коррелометр начинает работать в режиме вычисления новых оценок корреляционной функции

Для стирания предыдущих значений оценок из ячеек блоков 15 памяти вычислительных блоков 9 в течение первого цикла работы коррелометра в блоки 15 памяти не передаются импульсы считывания через четвертый элемент. И 38, так как триггер 32 сброса памяти находится в нулевом состоянци, Этот триггер переводится в единичное состояние импульсом с выхода старшего разряда счетчика 28 адреса, Таким образом, на вторые входы сумматоров 14 в первом цикле плступает нулевая информация с блоков 15 памяти через регистры

16 памяти.

Для исключения ошибки, вызванной постепенным заполнением сдвиговых регистров ll задержки знака, в начале работы коррелометра устанавливается в нулевое состояние блок 7 начальной записи, С выхода этого блока на первый вход 23 блока 6 управления поступает нулевой потенциал, который запрещает прохождение импульсов считывания на шестой выход 22 блока 6 управления через элемент И 38, Этот же сигнал, инвертированный элементом НЕ 43, поступает на третий выход 19 блока 6. управления и запрещает работу блока 8 фиксации среднего значения модуля, а также разрешает прохождение сигналов со старшего разряда счетчика

28 адреса на второй выход 18 блока, 6 управления через седьмой элемент

И 41. Сигналы с второго выхода 18 блока 6 управления поступают на вход блока 7 начальной записи. После и циклов все разряды всех регистров ll задержки знака будут содержать значения знаков исследуемой. реализации, В начале {в+1) -го цикла вычисления снимается запрещающий сигнал с первого входа 23 блока 6 управления, и коррелометр начинает вычисление оценки корреляционной функции

-35 менно с четвертого выхода 20 блока

6 управления на сдвиговые регистры

11 задержки знака поступают управляющие импульсы Т, являющиеся импульсами сдвига., В первом такте каждого цикла, когда все разряды ° счетчика 28 адреса находятся в нулевом состоянии, с выхода элемен-, та ИЛИ-НЕ. 34 снимается единичный потенциал, который разрешает передачу на первый 17 и пятый 21 выходы блока 6 управления управлянщих импульсов Т„ и Т> с выходов первого и второго элементов И 35. и 36 через пятый н шестой элементы

И 39 и 40 Управляющие импульсы 15

Т4 и Т„поступают соответственно на коммутатор 10 и на объединенные управляющие входы блока 4 сравнения и аналого-цифрового преобразователя 5., 20

Длительность цикла задается счет- чиком 28 адреса, íà счетный вход которого поступают управляющие импульсы Т с соответствующего выхода формирователя 26.. По окончании цикла импульс с выхода старшего разряда счетчика 28 адреса перебра-, сывает триггер 30 цикла в нулевое состояние, а потенциал с нулевого выхода этого триггера запрещает работу счетчика 28 адреса до прихода следующего импульса с выхода делителя 27 частоты на единичный вход триггера 30 цикла, Количество циклов вычисления определяется блоком 8 фиксации среднего значения модуля, которнй суммирует поступающие значения модуля числа Ь. в каждом цикле вычис"

J ления оценки корреляционной функции..

При переполнении блока 8 фиксации 46 среднего значения модуля, которое наступает при Ъ =10, с его выхода на второй вход 24 блока 6 управления поступает импульс, Этот импульс устанавливает в единичное состояние 45 триггер 31 вывода, с прямого выхода которого через элемент ИЛИ 42 на тре тий выход 19 блока 6 управления подается сигнал сброса блока 8 фиксации среднего значения модуля,. На 5ф вторые входы группы элементов 33 неравнозначности поступает нулевой потенциал с нулевого выхода триггера 31 вывода, в результате чего на .шестой выход 22 блока 6 управления 55 будут переданы в прямом коде адреса ячеек блоков 15 памяти вычислитель ных блоков 9. Одновременно начинает работать счетчик 29 вывода, который .определяет длительность режима вывода корфелометра»

В этом режиме работа коррелометра аналогична работе его в режиме вычисления оценок корреляционной функции; только на выход

22 блока 6 уйравления, и, соответ- е5

По окончании режима вывода, если реализация входного сигнала остается прежней, первый цикл вычисления аналогичен (и+1)-му циклу начала работы коррелометра Если же на входы коррелометра подана новая реализация, то блок 7 началь12

1062717

1 ной записи должен быть сброшен в нулевое состояние, Для получения корреляционной функции двух сигналов достаточно разомкнуть переключатель 3 .входных шин, а напряжения реализации иссле- 5 дуемых процессов подать на входные шины1 и2

Число Ф разрядов сдвиговых регистров 11 задержки знака выбирается в зависимости от требуемой ча- 10 стоты выборки входных сигналов, которая определяется длительностью цикла . Наиболее рационально принять

К=16, тогда при и =12Ц коррелометр будет содержать в=8 вычислительных блоков, Коррелометр позволяет непосредственно получать оценку нормированной корреляционной функции в реальном масштабе времени.

Использование параллельно-последовательного метода вычислений позволило значительно сократить аппаратурные затраты, так как в и раз уменьшилось число основных.элементов вычислительных блоков

1 062717

Составитель И.Васильев

Техред М.Надь

Редактор И.Лазаренко

Корректор М.Шарсти

Подписное

Филиал ППП Патент, у Ужгород, ул. Проектная, 4

Заказ 10220/51 Тираж 706

ВНИИПИ Государственного комитета СССР по.делам изобретений и открытий

113035, Москва, Ж-35, Раушская н б., щ ° 4/5