Распределитель

 

РАСПРЕДЕЛИТЕЛЬ, .содержащий В кажцом канале элемент И, выходы каждого из которых являются выходными шинами, а первый вход каждого подключен к соответствующему выходу распределителя уровней, вход которого соединен с первой шиной тактирования и нулевым входом первого триггера , единичный вход которого подключен к выходу первого компаратора, единичный выход - к вторым входам элементов И, а нулевой выход соединен со стробирующим входом первого компаратора, первый информадионный вход которого соединен с выходом мультиплексора, а второй - с первой шиной опорного сигнала, управляющие входы мультиплексора соединены с соответствующими выходами ра пределителя уровней, а информационные входы - с шинами синхроимпульсов, отличающийся тем, что, с целью расширения функциональных возможностей, в него введены второй компаратор, второй и третий триггеры , причём выход третьего триггера соединен со стробирующим вх,одом второго кймпаратора, а нулевой вход с первой шиной тактирования, первый информационный вход второго компаратора подключен к выходу мультиплексора , а выход - к единичному входу второго триггера, нулевой вход кото- О рого подключен к первой шине такти (Я рования, а выход - к третьим входам элементов И, причем единичный вход третьего триггера и второй информационный вход второго компаратора подключены соответственно к вторым а шинам тактирования и опоры. ч о СП

СОЮЗ СОВЕТСКИХ, СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) 3(5D H 03 К 17 62

)()Фг > J 7(g (1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ФмО 7 7 7

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3512781/18-21 (22) 18.11.82 (46) 28.02.84.Бюл. )) 8 (72) В.N.Tåðåøåíêoâ (53) 621 ° 382(088.8) (56) 1 ° Авторское свидетельство СССР

1) 668091, кл. Н 03 К 17/62, 12.09.75 (аналог) . (54) (57) РАСПРЕДЕЛИТЕЛЬ, .содержащий в каждом канале элемент И, выходы каждого из которых являются выходными шинами, а первый вход каждого подключен к соответствующему выходу распределителя уровней, вход которого соединен с первой шиной тактирования и нулевым входом первого триггера, единичный вход которого подключен к выходу первого компаратора, единичный выход — к вторым входам элементов И, а нулевой выход соединен со стробирующим входом первого компаратора, первый информационный вход которого соединен с выходом мультиплексора, а второй — с первой шиной опорного сигнала, управляющие входы мультиплексора соединены с соответствующими выходами ра пределителя уровней, а информационные входы — c шинами синхроимпульсов, отличающийся тем, что, с целью расширения функциональных возможностей, в него введены второй компаратор, второй и третий триггеры, причем выход третьего триггера соединен со стробирующим вхцдом второго кбмпаратора, а нулевой вход с первой шиной тактирования, первый информационный вход второго компаратора подключен к выходу мультиплексора, а выход — к единичному входу второго триггера, нулевой вход кото- ф рого подключен к первой шине тактирования, а выход — к третьим входам фф элементов И, причем единичный вход третьего триггера и второй информа- С" ционный вход второго компаратора подключены соответственно к вторым шинам тактирования и опоры.

1077051

Изобретение относится к импульсной технике, в частности к распределителям импульсов, и может быть использовано в устройствах электронной коммутации.

Известен распределитель, содержа- 5 щий последовательно соединенные шину тактирования и распределитель уровней, состоящий из счетчика и последовательно соединенного с ним дешифратора (1). 10

Недостаток этого распределителя ограниченные Функциональные возможности в связи с отсутствием самостоятельной синхронизации каждого из выходных импульсов. 15

Известен также распределитель, содержащий в каждом канале элемент

И, выходы каждого из которых являются выходными шинами, а первый вход каждого подключен к соответствующеу выходу распределителя уровней, 20 вход которого соединен с первой шиВоА тактирования и нулевым входом первого триггера, единичный вход которого подключен к выходу первого компаратора, единичный выход к вторым входам элементов И, а нулевой выход соединен со стробирующим входом первого компаратора, первый инФормационный вход которого соединен с выходом мультиплексора, а второй — 30 с первой шиной опорного сигнала, управляющие входы мультиплексора соединены с соответствующими выходами распределителя уровней, а информационные входы — с шинами синх- 35 роимпульсов (2).

Недостаток данного распределителя — ограниченные Функциональные возможности в связи с отсутствием самостоятельной синхронизации задне- 40 го фронта выходных импульсов.

Цель изобретения — расширение

Функциональных возможностей.

Указанная цель достигается тем, что в Распределитель, содержащий в 45 каждом канале элемент И, выходы каждого из которых являются выходными шинами, а первый вход каждого подключен к соответствующему выходу распределителя уровней, вход которого соединен с первой шиной тактирования и нулевым входом первого триггера, единичный вход которого подключен к выходу первого компаратора, единичный выход — к вторым входам элементов И, а нулевой выход соединен со стробирующим входом первого компаратора, первый информационный вход которого соединен с выходом мультиплексора, а второй — c первой шиной опорного сигнала, управляющие входы мультиплексора соединены с соответствующими выходами распределителя уровней, а информационные входы — с шинами синхроимпульсов, введены второй компаратор, второй и 65 третий триггеры, причем выход третьего триггера соединен со стробирующим входом второго компаратора, а нулевой вход — с первой шиной тактирования, первый информационный вход второго компаратора подключен к выходу мультиплексора, а выход — к единичному входу второго триггера, нулевой вход которого подключен к первой шине тактирования, а выход — к третьим входам элементоВ И, причем единичный вход третьего триггера и второй информационный вход второго компаратора подключены соответственно к вторым шинам тактировяния я опоры.

На фиг. 1 представлена функциональная схема распределителя; на фиг. 2 — временная диаграмма работы устройства.

Распределитель содержит н каждом канале элемент 1 И,выходы каждого из которых являются выходными шинами 2. Первый в;;од каждого из элементов 1 И подключен к соответствующему выходу 3 распределителя 4 уровней, вход которого соединен с первой шиной 5 тактирования. Выходы распределителя 4 уровней соединены с соответствующими управляющими входами мультиплексора .б, информационные входы которого соединены с соответствующими шинами 7 синхроимпульсов, а выход подключен к первому информационному входу первого компаратора

8, второй информационный вход которого подключен к первой шине 9 опоры, а выход и стробирующий вход соединен соответственно с единичным входом и нулевым выходом первого триггера 10, единичный выход которого соединен с вторыми входами элементов 1 И. Нулевой вход первого триггера 10 соединен с первой шиной 5 тактирования и нулевым входом третьего триггера 11, выход которого соединен со стробирующим входом второго компаратора 12, первый информационный вход и выход которого соединены соотнетственно с выходом мультиплексора б и единичным входом второго триггера 13, нулевой вход которого соединен с первой шиной 5 тактирования, а выход подключен к третьим входам элементов 1 И. Единичный вход третьего триггера 11 соединен с второй шиной 14 тактирования, а второй информационный вход второго компаратора 12 соединен с второй шиной 15 опоры.

Распределитель работает следующим образом, В момент времени (фиг. 2) Распределитель 4 уровней устананливается в исходное состояние, первый триггер 10 сбрасывается в нулевое состояние и с его единичного выхода сигнал логического нуля подается

1077081

50 на вторые входы элементов 1, запрещая прохождение сигналов с выхода распределителя 4 уровней на выходные шины 2. В этот же момент времени t (фиг. 2) третий триггер ll и второй триггер 13 устанавливаются в нулевое состояние. С единичного выхода третьего триггера 11 сигнал логического нуля подается на стробирующий вход второго компаратора 12 и переводит его в режим ожидания. С нулевого выхода второго триггера .13 сигнал логической единицы поступает на третьи входы элементов 1 И.

С нулевого выхода триггера 10 сигнал логической единицы поступает на стробируюший вход первого компаратора

8 и переводит его в режим сравнения входных сигналов. Напряжение опорного сигнала поступает на второй информационный вход первого компаратора 8 с первой шины 9 опорного сигнала. С первого выхода 3 распределителя 4 уровней сигнал логической единицы поступает на первый вход соответствующего элемента 1 И, а также на первый управляющий вход мультиплексора 6. По этому управляющему сигналу мультиплексор 6 подает первый синхроимпульс на первые информационные входы компаратора 8 и второго компаратора 12.

В моменты сравнения t > и (фиг.2) компаратор 8 формирует положиАльный и отрицательный фронты соответственно. Сигнал с выхода компаратора 8 поступает на единичный вход триггера 10. По отрицательному фронту этого импульса в момент времени (фиг. 2) триггер 10 переходит в единичное состояние. В результате этого компаратор 8 переходит в режим ожидания, а на вторых входах элементов 1 И устанавливается сигнал логической единицы, что приводит к разрешению формирования на выходе первого элемента 1 И выходного сигнала. Передний фронт импульса на первой выходной шине 2 жестко связан по фазе с первым синхроимпульсом. В момент времени +(фиг.2) третий триггер 11 устанавливается в единичное состояние и с его единичного выхода сигнал логической единицы поступает на стробирующий вход второго компаратора 12 и переводит его в режим сравнения входных сигналов, поступающих на первый информационный вход с выхода мультиплексора 6. В моменты сравнения t<è (фиг. 2) второй компаратор 12 формйрует положительный и отрицательные фронты соответственно. Сигнал с выхода второго компаратора 12 поступает на единичный вход триггера

13. По отрицательному фронту этого сигнала в момент времени t второй триггер 13 переходит в единичное состояние и с нулевого выхода последнего сигнал логического нуля поступает на третьи входы элементов

1 И, что приводит к формированию заднего фронта выходного сигнала на первой выхоцной шине 2. Задний фронт этого импульса также жестко связан по фазе с первым синхроимпульсом.

В момент времени t распределитель ч

4 уровней формирует сигнал логической единицы на втором выходе 3. В результате этого формируется импульс на второй выходной шине 2, передний и заданий фронты которого синхронизируются по соответствующим фаз ам в т срым си н хр оимпул ьс ам, подав аембм по второй шине 7. Формирование всех последующих и последнего и-го выходного .импульса осуществляется аналогично. Через и тактов процесс формирования всех выходных импульсов повторяется в той we последовательности. Таким образом, передний и задний фронты каждого из выходных импульсов синхронизируются по фазам соответствующими входными синхроимпульсами. Фазы синхронизации переднего и заднего фронтов для всех выходных импульсов определяются величинами соответствующих опорных сигналов и могут регулироваться в широких пределах.

ЭФфективность от использования предлагаемого устройства заключается в расширении функциональных возможностей за счет обеспечения pery лируемой самостоятельной синхронизации передних и задних фронтов выхсщных импульсов сигналами внешних синхронизирующих частот.

1077051

Ясная шипа 7

8тарая

Wl/Þò 7 и-ая шина аыюа g

Eaxoo 11

84Ixoo/ 1Р

Вы аа 13

Составитель С.Куст

Техред И Метелева

Редактор М.Янович Корректор С.Черни о

Мкад 772/53 Тираж 8б2 Подписное

ВНИИПИ 1 осударственного комитета СССР по делам иэобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 аум1, 8mopai

saxon 3 ив

®юа Ю

У

Ниатд 8

„Р /bmoc 1o

Pepdo шииа Р йФрая шийа Я

П-Р шина Г

Филиал ППП Патент, r. Ужгород, ул.Проектная, 4