Вычислительное устройство

 

ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО, сЬдержаицее первый и второй элементы с управляетюй проводимостью, выполненные на полевых транзисторах, сток первого управляемого полевого транзистора соединен с первым выводом первого цифрового управляемого сопротивления, второй вывод которого через первьй ключ соединен со стоком второго управляемого полевого транзистора, исток которого через второе цифровое управляемое сопротивление подключен к истоку первоЬо управляемого полевого транзистора , к стоку которого подключен первый вывод первого маоатабного резистора, исток первого управляемого ПОЛ1ВВОГО транзистора через соединенные последовательно второй масштабный резистор и второй ключ подключен к истоку второго управляемого полевого транзистора, затворы первого и второго управляемых полевых транз 1сТоров являются соответственно первым и вторым входами вйчислительного устройства/ исток первого управляемого полевого транзистора подключен к первому входу нуль-органа, второй вход которЬго соепинен со стоком второго управляемого полевого транзистора, выход нуль-органа подключен ко входу блока управления, выход которого соединен со входом де1йифратора, с управляющим входом второго цифрового управляемого сопротивления и со входом KONwyTaTOpa кодов, выход которого подключен к управляющему входу первого цифрового управляемого сопротивления, выход дешифратора соединен со входом блока отсчета , второй вход коммутатора кодов является установочным входом вычислительного устройства, между стоке первого и истоком второго управляемых полевых транзисторов включен г источник литания, о.т л и ч а ю щ ее с я тем,что,с целью расширения класса решаемых задач, в него введены первое и Второе дополнительные цифровые управляемые сопротивг ления, первый, второй и третий § дополнительные ключи, причем между истоком и стоком первого управляемого полевого транзистора включены соединенные последовательно первое дополнительное цифровое управляемое X сопротивление и первый дополнительный ключ, между истоком и стоком второго управляемого полевого транзистора включены соединенные после:п довательно второе дополнительное цифровое управляемое сопротивление о и второй дополнительный ключ, второй вывод первого масштабного резистора через третий дополнительный ключ соединен со сток сел второго управляемого полевого транзистора, управлякщие входы первого и второго дополнительных цифровых управляемых сопротивлений йвляются соответственно первьм и вторш дополнительными установочными входами вычислительного устрой ства.1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИНЕСНИХ

РЕСПУБЛИК (19) (11) А

3(51) G 06 7

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬ(ТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 3494438/18-24 (22) 06.07. 82 : (46) 15.03,84..3юл. )) 10 (72) B.Б.Ибрагимов (71) Специальное конструкторское бюро геофизического приборостроения AH АЗССР (53) 681. 335 (088. 8) (56) 1. Авторское свидетельство СССР

9, 350011, кл. G 06 Ц 7/16, 1971.

2. Авторское свидетельство СССР

Р 884444, кл. 4 06 Q 7/12, 1978 (прототип). (54) (57) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее первый и второй элементы с управляемой проводимостью, выполненные на полевых транзисторах, сток первого управляемого полевого транзистора соединен с первым выводом первого цифрового управляемого сопротивления, второй вывод которого через первый ключ соединен со стоком второго управляемого полевого транзистора, исток которого через второе цифровое управляемое сопротивление подключен к истоку первого управляемого полевого транзистора, к стоку которого подключен первый вывод первого масштабного резистора, исток первого управляемого полевого транзистора через соединенные последовательно второй масштабный резистор и второй ключ подключен к истоку второго управляемого полевого транзистора, затворы первого и второго управляемьвс полевых транзисторов являются соот.ветственно первьм и вторым входами вычислительного устройства, исток

;первого управляемого полевого транзистора подключен к первому входу нуль-органа, второй вход которого соединен со стоком второго управляемого полевого транзистора, выход нуль-органа подключен ко входу блока управления, выход которого соединен со входом дешифратора, с управлякщим входом второго цифрового управляемого сопротивления и со входом коммутатора кодов, выход которого подключен к управляющему входу первого цифрового управляемого сопротивления, выход дешифратора соединен со входом блока отсчета, второй вход коммутатора кодов является установочньм входом вычислительного устройства, между стоком первого и истоком второго управляемых полевых транзисторов включен источник литания, о.т л и ч а ю щ е- Е е с я тем,что,с целью расширения класса решаемых задач, в йего введены первое и второе дополнительные цифровые управляемые сопротивления, первый, второй и третий дополнительные ключи, причем между Ф истоком.и стоком первого управляемого полевого транзистора включены соединенные последовательно первое дополнительное цифровое управляемое сопротивление и первый дополнительный ключ, между истоком и стоком второго управляемого полевого транзистора включены соединенные последовательно второе дополнительное цифровое управляемое сопротивление и второй дополнительный ключ, второй вывод первого масв)табного резистора через третий дополнительный ключ соединен со стоком второго управляемого полевого транзистора, ) управлякщие входы первого и второго . дополнительных цифровых управляемых сопротивлений являются соответствен но первьж и втория дополнительньэяиустановочными входами вычислительного устройства.

10801 52

Изобретение относится к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах .

Известно множительное устройство, построенное по мостовой схеме, в одно иэ плеч которой включен первый полевой транзистор, затвор которого подключен к источнику первого входного сигнала, в другое (противоположное первому) плечо — второй полевой транзистор затвор которого подключен к источнику второго входного сигнала, в третье плечо — постоянный резистор, в четвертое плечо — цифровое управляемое сопротивление., в первую диагональ — источник напряжения, а во вторую диагональ нуль-орган, выход которого подключен к блоку управления, а выход последнего — к управлякщему входу цифрового управляемого сопротивления непосредственно и к блоку отсчета через дешифратор (1) .

Недостатком этого устройства является ограничение. класса решаемых задач операцией аналогового умножения двух величин, заданных в виде напряжений постоянного тока.

Наиболее близким к предложенному является вычислительное устройство, содержащее первый и второй элементы с управляемой проводимостью, выполненные на полевых транзисторах, сток первого управляемого полевого транзистора соединен с первым выводом первого цифрового управляемого сопротивления, второй вывод которого через первый ключ соединен со стоком второго управляемого полевого транзистора, исток которого через второе цифровое управляемое сопротивление подключен к истоку первого управляемого полевого транзистора, к стоку которого подключен первый вывод первого масштабного резистора, второй. вывод которого соединен со стоком второго управляемого полевого транзистора, исток первого управляемого полевого транзистора через соединенные последовательно второй масштабный резистор и второй ключ подключен ,к истоку второго управляемого поле вого транзистора, затворы первого и второго управляеьых полевых транзисторов являются соответственно первым и вторым входами вычислительного устройства, исток первого управляемого полевого транзистора подключен к первому входу нуль-орГана, второй вход которого соединен со стоком второго управляемого полевог транзистора, выход нуль-органа подключен ко входу блока управления, выход которого соединен со входом дешифратора, с управляющим входом

65 левых транзисторов включен источник питания, введены первое и второе дополнительные цифровые управляемые сопротивления, первый, второй второго цифрового управляемого сопротивления и со входом коммутатора кодов, выход которого .подключен к управлякщему входу первого цифрового управляемого сопротивления, выход дешифратора соединен со входом блока отсчета, второй вход коммутатора кодов является установочным входом вычислительного устройства, между стоком первого и истоком втоI0 рого управляемых полевых транзисторов включен источник питания f2) .

Недостатком этого устройства является узкий класс решаемых задач.

Целью изобретения является расширение класса решаемых задач.

Укаэанная цель достигается тем, что в вычислительное устройство, содержащее первый и второй элементы с управляемой проводимостью, выполненные на полевых транзисторах, сток первого управляемого полевого транзистора соединен с первьм выводом первого цифрового управляемого сопротивления, второй вывод которого через первый ключ соединен со стоком второго управляемого полевого транзистора, исток которого через второе цифровое управляемое сопротивление подключен

30 к истоку первого управляемого полевого транзистора, к стоку которого подключен первый вывод первого масштабного резистора, исток первого управляемого полевого транзистора

З5 через соединенные последовательно второй масштабный резистор и второй ключ подключен к истоку второго управляемого полевого транзистора, затворы первого и второго

40 управляемых полевых транзисторов являются соответственно первым и вторым входами вычислительного устройства, исток первого управляемого полевого транзистора подключен к первому входу нуль-органа, второй вход которого соединен со стоком второго управляемого полевого транзистора, выход нуль-органа подключен ко входу блока управления, выход которого соединен

50 со входом дешифратора, с управляющим входом второго .цифрового управляемого сопротивления и со входом коммутатора кодов, выход которого подключен к управлякщему входу пер55 вого цифрового управляемого сопротивления, выход дешифратора соединен со входом блока отсчета, второй вход коммутатора кодов является установочным входом вычислительного

60,устройства, между стоком первого о и истоком второго управляемых по1080152 и третий дополнительные ключи, причем между истоком и стоком первого управляемого полевого транзистора включены соединенные последовательно первое дополнительное цифровое управляемое сопротивление и первый дополнительный ключ, между истоком и стоком второго управляемого полевого транзистора включены соединенные последовательно второе дополнительное цифровое управляемое сопротивление и второй дополнительный ключ, второй вывод первого масштабного резистора через третий дополнительный ключ соединен со стоком второго управляемого полевого транзистора, .Управлякщие входы первого и второго дополнительных цифровых управляемых сопротивлений являются соответственно первым и вторым дополнительныки установочными входами вычислительного устрой-, ства.

На чертеже показана функциональная схема предложенного вычислительного устройства.

Устройство содержит первый и .второй управляемые полевые транзисторы 1 и 2, первое цифровое управляемое сопротивление 3, первый ключ

4, первый масштабный резистор 5, второй ключ 6, второй масштабный резистор 7, источник питания 8, второе цифровое управляемое сопротивление 9, коммутатор кодов 10, нуль-орган 11, блок управления 12, дешифратор 13, блок отсчета 14, первое и второе дополнительные цифровые управляемые, сопротивления 15 и 16, первый, второй и третий дополнительные ключи 17, 18 и 19, первый и второй входы 20 и 21, установочный вход 22, первый и второй дополнительные установочные, входы

23 и 24.

Вычислительное устройство работает следукщим образом.

Первый и второй управляемые полевые транзисторы 1 и 2, в качестве которых могут быть использованы

МОП-транзисторы, первое управляемое сопротивление 3, первый ключ 4 и второе управляемое сопротивление 9 образуют множительный мост.

При выполнении операции умноже:ния замкнут третий дополнительный ключ 19, остальные ключи. разомкнуты.

С первого и второго входов 20 и 21 эа затворы первого и второго

МОП-транзисторов 1 и 2, выполняющих функцию управляемого сопротив-. ления, поступают перемножаемые напряжения.

Условие равновесия множительного

:моста .записывается в виде

% 4 s 5

N< сопротивление канала сток-исток первого и второго МОИ-транзисторов 1 и 2;

Rg - сопротивление первого . масштабного резистора 5; текущее значение сопротив. . ления второго цифрового управляемого сопротивле30 ния 9.

Так как при малых напряжениях стока сопротивление канала стокисток полевого транзистора прямо пропорционально напряжению на затворе, то

35 R<== K 0 (2)

К,Ь К,. lip (3) где К,,К вЂ” коэффициенты пропорциональности1

U,.(j — напряжения на первом и

>0 втором входах 20 и 21.

Текущее значение сопротивления цифрового управляемого сопротивления в функции управлякщего кода равно

" пах где к — величина полного сопротивле. о ния второго цифрового управляемого сопротивле30 ния 9;

Й,,)(щ„„- текущее значение и полный код.

С учетом приведенных выражений ц=К, u, u, (5)

35 k к2

;где .g., = apt. о й5

При раэбалансе множительного асс> ,та нуль-орган ll по величине и зна40. ку сигнала рассогласования Формирует импульсы, которые поступают в блок управления 12. Блок управления

12 изменяет состояние второго цифрового управляемого сопротивления 9

45 до установления равновесия, после чего информация с выхода блока управления 12 в виде кода преобразуется дешифратором 13 в удобную . для отсчета форму. При необходимос50 ти представления в цифровой форме и функционального преобразования напряжений-сомножителей (или,одного иэ них) устанавливаются в замкнутое положение третий дополнительный ключ 19, первый дополнителъный ключ

17 и (или) второй дополнительный ключ 18.

Рассмотрим первый случай, когда замкнуты прямой допаянителъный, ключ

19 и первый дойолнителънцй ключ 17, а напряжение на цервом входе 20 (выполняет роль опорного) выбрано из условия.

Ц,К, О,-1,8 а, (6) 5 где Вэ - полное сопРотивление пеР1080152 (17) (10) 45 вого дополнительного цифрового управляемого сопротивления 15 (полагаем, что полные сопротивления всех цифровых сопротивлений равны).

Общее сопротивление параллельно включенных первого дополнительного цифрового управляемого сопротивления 15 и первого МОП-транзистора 1 равно

46р о » о»р (7)

Где р .- Отньсительное значение кода на первом дополнительном установочном входе 23.

Известно, что дробь в выражении (7) может быть представлена синусной зависимостью, тогда с учетом равновесия моста

) =К4 02 e»я — ° р

К где К4 сой °

Если использ.овать первое дополнительное цифровое управляемое сопротивление 15 с нормально замкнутыми ключами, то его текущее сопротивление равно

Ц15 - 1»о (1-р). (9)

В.этом случае

»< ="4 U2coe — P. 2

Рассмотрим второй случай, когда замкнуты третий дополнительный ключ 19 и второй дополнительный ключ 18, а напряжение на втором входе 21 (выполняет роль опорного) выбрано иэ условия 2= К< "2"- 1,81 о где R - полное сонротйвление второго дополнительного циФрового управляемого сопротивления 16.

При рассуждениях, аналогичных первому случаю, можно получить, » 9»Й Р где - относительное значение хода на втором дополнительном установочном входе 24, к»

К5- — сояМ. кэ

При использовании второго дополнительного цифрового управляемого сопротивления 16 с нормально замкнутыми ключами ф (13) =К U сов », 5»

Рассмотрий третий случай, когда замкнуты прямой дополнительный ключ 19 и первый и второй дополнительные ключи 17 и 18, а значения напряжений на первом и втором входах выбраны ранее указанных условий .

Если испольэовать первое и второе дополнительные цифровые управля емые сопротивления 15 и 16 с нормально разомкнутыми ключами, то

« . u (14)

"Ь » Р <» — 2< »

Ro

Кь= — const

R5

Если использовать первое и вто10 рое дополнительные цифровые управ-. ляемые сопротивления 15 и 16 с нормально замкнутыми ключами, то =К со — р cos — <

<1< (15) ь

Если исйользьвать первое дополнительное цифровое управляемое сопротивление 15 с нормально разомкнутыми ключами (с нормально зам. кнутыми ключами) и второе дополнительное сопротивление 16 с нормально замкнутыми ключами (с нормально разомкнутыми ключами), то результат выполнения множительной " операции принимает вид

« <, (16)

25 g "- Ь 6»»» р со Э вЂ” », <2 = Косое — P.s» Yl — <

Я 2

В режиме выполнения операции умножения двух величин с извлечением корня квадратного иэ произведения замкнут первый ключ 4, при этом на управлякщий вход первого цифрового управляемого сопротивления 3 поступает код с выхода коммутатора кодов 10. Условие равновесия моста имеет вид » 2 9 R3 (18) где R5= R,y - текущее значение сопротивления первого цифрового управ40 ляемого сопротивления 3. Окончательная операция имеет вид

„:к»У о; «9)

ГК, К, где К = *const

"о

Чтобы получить подкоренное выражение вида, аналогичного виду в выражениях (8), (10), (12),:(13) (17), достаточно замкнуть соответ ствующие этим выражениям ключи в описанных режимах работы.

В режиме выполнения операции умножения двух величин с рдновре55 менным делением на третью величину замкнут первый ключ 4, а на управлякщий вход первого цифрового управляемого сопротивления 3 посту- пает код с установочного входа 22 °

60 Условие равновесия моста имеет вид

» В» В2тВ ЯЭ ° (20) .где <(- текущее значение сопротив3 ления первого цифрового управляемого сопротивления

1080152 (21) 50

В режиме вычисления арксинусной (арккосинусной) функции, аргументом которой является произведение двух величин, замкнуты.второй ключ 6 и третий дополнительный ключ 19. Величина сопротивления второго масштабного резистора 7 выбирается из усло« 60 вия

Я "- 1 к 82р (2 7) где Вв- полное сопротивление второго цифрового управляемого сопротивления 9.

3 в функции кода с устано= вочного входа 22.

Тогда О, Ог .Ч=" х, : г где K8 - — - = cQvl9(5 о

° Х вЂ” относительное значейие кода с установочного входа 22.

Для получения в числителе выражения (21) функций вида (8), (10), (12), (13), (14), (15), (16), (17), достаточно проделать описанные переключения и выполнить: указанные условия .

В режиме выполнения операции умножения двух, величин с одновременным делением йа результат функционального преобразования третьей величины замкнуты первый ключ 4, третий дополнительный ключ 19, а на управлякщий вход первого цифрового 20 управляемого сопротивления З,подан код с установочного входа 22. Ве-. .личина сопротивления первого масштабного резистора 5 выбирается иэ условия 25 4 1 к В о (22)

Условие равновесия множительного моста

„ 4 г« 9) с (23) причем 30 c o 1, 8+g (24) где Rc - общее сопротивление параллельно включенных первого цифрового управляемого сопротивления 3 и первого масштабного, резистора 5.

С учетом изложенного, результат преобразования входных напряжений равен

I*кв. ч (25) э1и гх 40

Если испольэовать первое цифровое управляемое сопротивление 3 с нормально замкнутыми ключами, то результат преобразования будет . иметь вид 45

Ц ()г (26) ° к,— - соэ «

В выражениях (25) и (26) числитель может принимать вид, аналогичный виду в выражениях (8), (10), (12), (13) - (17), при соответствующих переключениях.

Общее сопротивление параллельно включенных второго цифрового управляемого сопротивления 9 и второго масштабного резистора 7 равно

Щ ) (28)

1,8+

I

Условие равйбвесия множительного моста . (29) 1< 4 в %

Поэтому

2 Ч зп э " 0 (30) (33) Если использовать второе цифровое управляемое сопротивление 9 с нормально замкнутыми ключами, то результат преобразования (31) г Ч= k>aI ccos 01 U .

Аргумейт функций в,выражениях (30) и (31) может принимать вид, аналогичный виду в выражениях (В), (10), (12), (13)-(17), при соответствующих переключениях.

В режиме вычисления арксинусной (аркк осин усной ) функции, аргументом которой является произведение двух величин, деленное на третью величину, замкнуты первый и второй ключи 4 и 6; на управлякщий вход пер- вого цифрового управляемого сопротивления 3 подается код с установочного входа 22.

Условие расновесия множительного моста

1(, К, = К -К, (32)

В результате

И ., О, Ог

«2g Kg aI cgRII х

Если использовать второе цифровое управляемое сопротивление 9 с нормально замкнутыми ключами, то в результате преобразования входных напряжений

«О Ug (34)

2 g - Ks.с ссО5

Аргумент в выражениях (33), (34) может, быть представлен более сложными функциями, аналогичными ранее на зв ан ным.

В режиме. вычисления арксинусной (арккосинусной) функции, аргументом которой является произведение двух величин, деленное на результат функционального преобразования третьей величины, замкнуты первый и второй ключи 4 и 6 и третий дополнительный ключ 19,-а иа уфравляющий вход первого цифрового управляемого сопротивления 3 подается код с установочного входа 22.

Кз условия равновесия мисикительного. моста В, В,. В а с . (35) имеем « . "i Ог

Я 8 аг «<а. л (,36)

Яан Х

1080152

10 или

Ф

ВНИИПИ Заказ 1339/49 Тираж 699 Подписное

Филиал ППП "Патент", г. ужгород, ул.Проектная, 4

При использовании первого цифрового управляемого сопротивления 3 с нормально замкнутыми ключами результат преобразования имеет вид

04 И2 (37)

Ц = 8

1 соэ- х

Если использовать второе цифровое управляемое сопротивление 9. с нормально замкнутыми ключами, а первое цифровое управляемое сопротивление 3 с нормально разомкнутыми (или нормально замкнутыми ключами), то u„и, <$ К8агссоэ (38)

Sin-U Х, г . (! (1 <) 2

2 Ч garcco5 сов х

Чтобы получить числитель сложной дроби (в составе аргумента обратной тригонометрической функции) в виде (8), (10), (12), (13) — (17), достаточно включить в соответствующее плечо моста первое дополнительное цифровое управляемое сопротивление 15 или второе дополнительное цифровое управляемое сопротивление

16, или оба одновременно.

В режиме вычисления арксинусной (арккосинусной) функции, аргументом которой является корень квадратный ЗО из произведения двух величин, замкнуты первый, второй ключи 4,6 и третий дополнительный ключ 19, величины сопротивлений первого и второго масштабных резисторов 5 35 и 7 выбраны равными(и соответствую- щими выражению (27), а на управляют щие входы первого и второго цифровых управляемых сопротивлений

3 н 9 поступает код с выхода.блока управления 12.

Из условия равновесия множительного моста имеем результатом преобразования

- ) «K «rc«in UU«.

7 2 (4 О)

Если испольэовать первое и второе цифровые управляемые сопротивления 3 и 9 с нормально замкнутыми ключами, то

Н (41)

> = kzarccoS 0, 02.

Если испольэовать первое цифровое управляемое сопротивление 3 с нормально разомкнутыми ключами (с нормально замкнутыми ключами), а второе циф ров ое упра вл яемое сопротивление

9 с нормально замкнутыми ключами (с нормально разомкнутыми ключами), то а -К с и0, 02. <42)

Чтобы получить подкоренное выражение в выражениях (40) (41), или аргумент обратной тригонометрической функции в выражении (42) в виде (8), (kO), (12), (13) — (17), достаточно включить в соответствующее плечо моста первое дополнительное цифровое управляемое сопротивление 15 или второе дополнительное цифровое управляемое сопротивле- . ние 16, или оба одновременно.

Итак, по сравнению с устройством-прототипом, предложенное вычислительное устройство обладает новым качеством — более широким классом решаемых задач.