Устройство для контроля неисправностей интегральных схем

 

1. УСТРОЙСТВО ДЙЯ КОНТРОЛЯ НЕИСПРАВНОСТЕЙ ИНТЕГРАЛЬНЫХ СХЕМ, содержащее блок контактирования, первая rpyftna входов которого соедннеиа с группой информационных входов устрой.стйа, вторая группа входов с выходами блока выходных вентилей и первой группой входов блока сравнения , а выходы -;с входами блоков дискриминаторов потенциалов и блока развязывающих усилителей,. выходы которого подкшочёны. к первой груйпе входов блока входных вентилей, вт) рая rpynfia входов которого совдин Ёна с первой группой входов блока выхед ных веятилей и выходами дешифратора а вЫхрды - с эталонной схема причём выходы эталонной соединены с второй группой входов блока выходных вентилей, блок регистрации , выход которого являетсх въйсо дом устройства, первьШ вход соедняём . с первьгм управляющим входом устройства , первая группа входов - с выходами блока сравнения, вторая группа входов - с первой группой выходов блока дискриминаторов потенциалов, а третья группа входов - с входами дешифратора и выходами счетчика, вход которого является вторым управляющим входом устройства, вторая группа входов, блоке сравнения соединена с BfoifoH группой выходов блока дискри-, минаторов потенциалов, отличающ е ее я тем, что, с целью расширения класса обнаруживаемых неисправностей и сокращения времени проверки качества теста, в йего введен анализатор-неизменных значений 1 или О, управляющий вход которого (Л соедине;н с дополнительным управляющим входом устройства, информационные входы соединены с выходами блока раэвязывамяцих усилителей, а выходы S е с дополнительной группой входов блока регистрации О 36 2. Устрбйство по п. 1 от л и:«э :о ч а ю щ е е с я тем, что анализатор неизменных значений О или 1 содержит первый и второй регистры и эле- i менты ИЛИ н НЕ, причем вход установза ки в нулевое состояние триггеров первого и второго регистров соединен с дополнительным управляющим входом анализатора нейдмептлх значений О или 1, вхо|$ы установки в единичное состояние триггеров первого регистра соединены соответственно с . информационныйи входами анализатора неизменных значений 0 или 1 а через элементы НЕ - с входами установки в единичное состояние триггеров второго ре-:

ав ЯКн1 р р G 01 R. 31/28

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

Ir1O ДЕЛАМ ИЗОБРИ ЕНИЙ И..ОТКРЫТИЙ (21) 3219626/18-21. (22) 15..12.80 (46) 30.03.84.. Вюл. У 12 (72) А;П.Рындыч, Н.A.Óãêèâåíêo, О.Н.Архипов и Н.Д.Анфилов (71) Орловское специальное .конструкторско-технологическое бюро управл ющих вычислительных мащин (53) 621.317.759(088.8) (56) 1-. "Злектроника". Оер. с англ,, 1973 р 23, с. 29-36.

2. Авторское свидетельство СССР

Р 767674, кл. С 01 R 31/28., 1978.

3:..Авторское свидетельство СССР :

Н 528517, кл. С 01 К 31/28, 1974 .(прототип). (54)(57) i. УС РОЙС ВО grN ОН РОЛИ

НЕИСПРАВНОС Ей ИН ЕПАЛ1НЫ С Ей, содержащее блок контактировайия, первая груййа входов которого соединена с группой информационнык входов устройства, вторая группа входов с выходамн блока выходных вентилей и первой труппой входов блока сравнения, а выходй - e входами блоков дискриминаторов потенциалов и блока развязывающих .усилителей,. выходы ко горого подключены. к первой группе . входов блока входиых вентилей, вторая группа входов которого соединЕна ! с первой группой входов блока вйхед нь}х вентилей и выходами дешифравщм, а выходы — с входами эталонной скамй, причем выходй эталонной склею соединены с . вторбй группой входов блока выходных вентйлей, блок регистраций, выход которого. является вмаодом устройства, первый вход соединен с первым управляющим входом усФройства, первая группа входов - с выходами блока сравнения, вторая группа входов - c первой группой выходов блока дискриминаторов потенциалов, а третья группа входов — с входами дешифратора и выходами счетчика, вход которого является вторым управляющим входом устройства, вторая группа входов, блока сравнения соединена с второй группой выходов блока дискриминаторов потенциалов, о т л и ч а ющ е е с я тем, что, с целью рас- ширения класса обнаруживаемых неисправностей и сокращения времени проверки качества теста, в него введен анализатор неизменных значений илн О, управляющий вход которого соединен с дополнительным управляющим входом устройства, информационные входы соединены с выходами блока развязывающих усилителей, а выходыс дополнительной группой входов блока регистрации.

2. Устройство по п. 1, .о т л ич а ю щ е е с я тем, что анализатор неизменных значений 0 или 1 содержит. первый и второй регистры и зле- менты ИЛИ и НЕ; причем вход установки в нулевое состояние триггеров первого и второго регистров соединен с дополнительным управляющим входом анализатора неизменных значений 0 или 1:, входы установки s единичное состояние .триггеров первого регистра соединены соответственно с . информационными входаии анализатора неиэмен" иых значений О илн 1, а через элементы НЕ - с входами установки в единичное состояние триггеров второго ре-::

1083138 гистра, инверсные выходы триггеров которого соединены соответственно с первыми входами элементов ИЛИ, вторые входы которых подключены соответственно к инверсным выходам тригI

Изобретение относится к средствам контроля цифровых объектов и может быть использовано для проверки правильности работы интегральных -схеми для моделирования неисправностей интегральных схем „при составлении и проверке полноты тестов цифровых объектов.

Известно устройство для контроля неискренностей интегральных схем, 10, содержащее эталонную схему, блок .контактирования развязывающие усилители,.дискриминаторы потенциалов, блок сравнения и регистратор (1) .

Это устройство обеспечивает . 15 коитроль цифрового объекта поочередной проверкой входящих в его состав интегральных схем путем сравнения выходных сигналов контролируемой схемы и однотипной эталонной схемы, при 2п этом объект находится либо в режиме нормального.функционирования, либо на его входы прикладываются контрольные сигналы от.отдельного генератора тестов. 25

Недостатком данного .устройства являются ограниченные функциональные возможности вследствие невозможности моделирования неисправностей интегральных схем и контроля качества Зб тестов.

Известно устройство для контроля интегральных схем, содержащее многоконтактный. зонд, эталонную и контролируемую интегральные схемы, блоки сравнения, блоки анализа и запомина- ния переключений, первый и второй .элементы И, триггер и ийдикаторы j2) .

Недостатком устройства также являются ограниченные функциональные возможности вследствие невозможности контроля качества тестов.

Наиболее близким к предлагаемому по технической сущности и достигаемому результату является устройство для 4> контроля неисправностей интегральных геров первого регистра, а выходы элементов ИЛИ и инверсные выходы триггеров первого и второго регистров являются выходами анализатора неизменных значений 0 или 1. схем, содержащее блок контактнрования, первая группа входов которого соединена с группой информационных входов, устройства, вторая группа входов - с выходами блока выходных вентилей н первой группой входон блока сравнения, а выходы - с входами блоков дискриминаторов потенциалов и блока развязывающих усилителей, выходы которого поключены к первой группе входов блока входных вентилей, вторая группа входов которого соединена с первой группой входов блока выходных вентилей н выходами дешифратора, а .выходы — с входами эталонной схемы, причем выходы эталонной схемы соединены с второй группой входов блока выходных вентилей, блок регистрации, выход которого представляет собой выход устройства, первый вход соединен с первым управляющим входом устройства, первая группа входов - c выходами блока сравнения, вторая группа входовс первой группой выходов блока дискриминаторов потенциалов, а третья группа входов — с входами дешифра- тора и выходами счетчика, вход которого представляет собой второй управляющий вход устройства, при этом вторая группа блока сравнения соединена с второй. группой выходов бгака дискриминаторов потенциалов f3).

Недостатком устройства является невозможность обнаружения некоторых типовых неисправностей в интегральных схемах и цифровом объекте. В частности, устройство не обнаруживает неисправность интегральной схемы типа "неизменное значение

"1" или "О" входа" в случае, если этот вход одновременно является и входом цифрового объекта, а также неисправность типа "обрыв входа", если вход сохраняет потенциал, соответствующий значению "1" или "0".

1083138

Недостатком устройства является также значительное время, затрачиваемое при проверке качества теста.

Цель изобретения — расширение класса обнаруживаемых неисправностей 5 и сокращение времени проверки качества теста .

Указанная цель достигается тем, что в устройство для контроля неис- правностей интегральных схем, содер- ц) жащее блок контактирования, первая группа входов которого соединена с группой информационных входов устройства, вторая группа входов — с выходами блока выходных вентилей и первой группой входов блока сравнения, а выходы — с входами блоков дискриминаторов потенциалов и блока развязывающих усилителей, выходы которого подключены к первой группе входов 2О . блока входных вентилей, вторая группа входов которого соединена с пер-. вой группой входов блока выходных вентилей и выходами дешифратора,, а. выходы — с входами эталонной схемы, 25 причем выходы эталонной схемы соединены с второй группой входов блока выходных вентилей, блок регистрации, . выход которого является выходом уст- ройства, первый вход соединен с первым, управляющим входом устройства, первая группа входов — с выходами блока сравнения, вторая группа входов — с первой .группой выходов блока дискриминаторов потенциалов, а третьяз

35 группа входов - с входами дешифратора и выходами счетчика, вход которого . является вторым управляющим входом устройства, вторая группа входов блока сравнения соединена с второй груп-4я пой выходов блока дискриминаторов потенциалов, введен-анализатор неизменных значений 1 и О, управляющий вход которого соединен с дополнитеж ным управляющим входом устройства, йнформационные входы соединены с выхода-. ми блока развязывающих усилителей, а выходы — с дополнительной группой входов блока регистрации.

При этом анализатор неизменных эна- $0 чений 0 или 1 содержит первый и второй регистры и элементы ИЛИ и НЕ, причем вход установки в нулевое соетоя» . ние триггеров первого и второго ре гистров соединен с дополнительньм 55 управляющим входом анализатора неиа» . меиных, значений 0 или 1, входы установки в единичное состояние триггеров первого регистра соединены соответственно с информационными входами анализатора неизменных значений О и 1, а через элементы НЕ— с входами. установки в единичное соСтояние триггеров второго регистра, инверсные выходы триггеров которого соединены соответственно с первыми входами элементов ИЛИ, вторые входы которых подключены соответственно к инверсным выходам триггеров первого регистра, а выходы элементов ИЛИ и инверсные входы триггеров первого и второго регистров являются выходами анализатора неизменных значений 0 или 1.

На фиг. 1 представлена структурная схема предлагаемого устройства, на ° фиг. 2 — функциональная схема анализатора неизменных значений 0 илн 1.

Устройство содержит блок 1 контактирования, блок 2 развязывающих усилителей, блок 3 дискриминаторов потенциалов, блок 4 входных вентилей, б эталонную схему 5, блок 6 выходных вентилей, блок 7 сравнения, счетчик 8, дешифратор 9, блок 10 регистрации, анализатор 11 неизменных значений 0 ,или 1, информационные входы 12 устройства, соответственно первый, второй и дополнительный управляющие вХоды

13, 14 и 15 устройства и выход 16 устройства.

С помощью первой группы входов ! блока 1 контактирования информационные входы 12 устройства подключаются к выводам интегральньи схем объекта контроля или соединяются с монтажом объекта контроля в тех случаях, когда оно включается вместо какойлибо интегральной схемы. Блок 1 контактирования связан. с входами блока 2 развязывающих усилителей и блока 3. дискриминаторов потенциалов. Эти блоки служат для %нижения нагрузки на цепи объектов, к которым подключается устройство, а блок 3 дискриминаторов потенциалов, кроме того, обеспечивает распознавание отклонения логических значений 1 и 0 на входах и выходах контролируемой интегральной схемы. Выходы блока 2 развязывающих усилителей соединены с первой группой входов блока 4 .входных вентилей, предназначенного для имитации неисправностей входов интегральных схем. Выходы блока 4 входных вентилей связаны с входами. эталонной схемы 5,.выходы которой под5 1083 I ключены к второй группе входов блока

6 выходных вентилей, предназначенного для имитации неисправностей выходов интегральных схем. Выходы блока 6 выходных вентилей подключены к второй группе входов блока 1 контактирования и к первой группе входов блока 7 сравнения, к второй группе входов которого подключена вторая группа выходов блока 3 дискриминаторов по- 1О тенциалов. Блок 7 сравнения предназначен для сравнения значений сигналов с выходов контролируемой интегральной схемы со значениями сигналов с выходов эталонной схемы 5. Счетчик f5

8, вход которого соединен с вторым уйравляющим входом 14 устройства, а выход - с третьей группой входов, блока 10 регистрации и выходаии деши@ратора 9, предназначен для об- 20 разования и запоминания кода (номера) имитируемой неисправности. Управление. счетчиком 8 осуществляется либо с помощью органов ручного управления, либо по сигналам от аппаратуры, совместно с котороЦ используется устройство. Анализатор 11 неизменных значений О или 1 состоит из триггеров 17 первого регистра, триггеров 18 .. второго регистра, элементов НЕ 19.и 3о элементов КПИ 20 и предназначен для обнаружения на входах или выходах интегральных схем сигналов, логичес. кие значении 1 или О которых не иэменялись за время испытания. Управляющий вход 21 анализатора 11 связан с дополнительным управляющим входом

15 устройства, информационные входы

22: - с выходами блока 2 развязывающих усилителей, а выходы 23 - с 4О дополнительной группой входов блока

10 регистрации. Первый вход блока

10 регистрации соединен с первым управляющим входом 13 устройства, первая группа входов - с выходами блока

7 сравнения, вторая группа входов.с первой группой выходов блока 3 дискримииаторов потенциалов, третья группа входов - с выходами счетчика 8.. !

Блок 10 регистрации предназначен .,5О для индикации результатов сравнения выходных сигналов контролируемой интегральной схемы и эталонной схемы 5, результатов контроля значений сигналов I и 0 по напряжению, Я результатов анализа неизменных значений 1 или 0 на входах и выходах интегральной схемы, а также номера

38 6 имитируемой неисправности, Блок 10 регистрации управляется от органов, ручного управления и при необходи-! мости с его выходов также формируются сигналы на выход 16 устройства для управления внешней аппаратурой. Для обеспечения контроля и моделирования неисправностей различных типов.ин" тегральных схем эталонная схема 5 должна быть сменной. В простейшем случае она может устанавливаться на плате, имеющей необходимые соединительные элементы для ее подключения к устройству. В качестве эталонной схемы 5 может использоваться интегральная (;xpMa того же типа, что и контролируемая. .Устройство работает следующим ,образом. . При контроле какого-либо объекта блок, контактирования подключается к выводам выбранной для контроля интегральной схемы. В устройство. устанавливается. эталонная схема 5, тип которой соответствует контроли-. руемрй, при этом ее. входы подключа.ются к соответствующим выходам блока

4 входных вентилей, а выходы — к соответствующим входам блока 6 выходных вентилей. Счетчик устанавливается сигналом с второго управляющего входа 14 устройства в исходное состояние, при котором неисправности не имитируются. После этого к контролируемому объекту прикладывается . тест,,при этом в первом такте теста на дополнительный управляющий вход 15 устройства от внешних -органов управления подается ймпульсный сигнал для установки в нулевое состояние . триггеров 17 и 18 первого и второго регистров анализатора 11 неизменных значений О или 1 . Сигналы, воз- никающие в процессе выполнения теста на входах и выходах проверяемой интегральной схемы, поступают через блок 1 контактирования и блок.2. развязывающих усилителей на информационные входы 22. анализатора .11 неизменных значений 1 или О, а через блок 4 входных вентилей - иа входы эталонной схемы 5. Блок 7 сравнения в каждом такте теста сравнивает выходные сигналы контролируемой интегральной схеьяю, поступающие через блок 3 днскриминаторов потенциалов, с выкодиыми сигналами эталонной схемы 5, поступающими через блок 6

7 10ЦЭ138 8 выходных вектилей, Если в некотором помощью выбранного теста осущсствлятакте теста блок 7 сравнения обнаружива- ется по сигналам на выводах интегет неравенство значений этих сигналов, ральных схем. Проверка теста осуто этот факт фиксируется блоком 10 ществляется на любом заведомо испрегистрации как.неправильное функци- 5 равном образце, а данное устройство онирование контролируемой интеграль" обеспечивает моделирование поведения ной схемы (логическая неисправность). его интегральных схем при наличии

Если в каком-либо такте дискримина- неисправности. торы потенциалов блока 3 обнаружи- Функции схемы — модели для зыбранвают отклоненйе потенциалов на выхо- 1п ной интегральной схемы — объекта в дах контролируемой интегральной устройстве выполняет однотипная ей схемы, то. блок 10 регистрации фик- эталонная схема 5 вместе с блоками

Сирует эту неисправность (парамет- 4 и 6 входных и- выходных вентилей. рическая неисправность). Для проверки качества теста блок

Если после прохождения всего 15 1 контактирования подключаетея к теста анализатор 11 неизменных зна- выводам выбранной интегральной схемы. чений 0 или.1 обнаруживает, что.хотя .- Счетчик 8 приводится с помощью оргабы йа одном из входов контролируемой нов ручного управления в определенинтегральной схемы сигнал сохранял ное состояние, имитирующее неисправнеизиейное значение 1 или О, О чем 2О ность, .после чего к объекту прикласигнализируют триггеры 17 и 18 дываегся проверяемый тест.. и элементы ИЛИ 20, то блок 10 ре- Работа устройства при проверке гистрации сигнализирует об этом. качества теста происходит также, Если на этом входе в соответствии со как и йРи контРоле неиспРавностей схемой объекта контроля и контроль" 25 HHTerPaHhHOA схемы, и отличаетсЯ

HbM тестОм не предусмотрена пОдача . тОлькО теме чтО,сигнал с ОДНОГО из постоянного сигнала и этот вход ин- . выходов Дешифратора 9 чеРеэ оДин иэ тегральной схемы является одновремен",входных вентилей блока 4 или выходио входом объекта контроля, то этот . ных вентилей 6 Устанавливает на оДфакт фиксируется как логическая ном из выводов эталонной схемы 5 неисправность. 8 TOH случае, если неизменное значение 1 или О, ь мизтот вход интегральной схемы не . тирующее неисправность, Факт обнаявляется входом объекта контроля, а . Ружения блоком 7 сравнения неравенсоединен с.выходом какой-либо интег» ства сравниваемых сигналов рассматриральной схемы объекта контроля то; вается в этом случае как положитель- .

35 блок 1 контактирования подключают ный Результат проверки теста на эа-., к выводам этой интегральной схемы данную неисправность. с целью Определения значения сигна После окончаниЯ приложениЯ теста. лов на.этом. выходе. Эталонная схема 5 на индикацию блока 10 РегистРации заменяется в соответствии с -типом новой выбранной интегральной схемы чениЯх 1 нлн 0 на выводах интеграль после чего к объекту повторно при- " ной схемы обьекта. Их наличие свикладьвается тест. дри повторном .. ДЕтЕЛЬСтВУЕТ О НЕПРИГОДНОСТИ ТЕС а

РОВКИ °

ТаЕт ТаКжЕ КаК И В ЛРЕд„дущЕМ С ЕСЛИЭ НРЕРФ На ОДНОМ Из ВЫВОДОВ

Э Я чае. Если при этом после прохождения: интегРальной схемы зафмксиРовано. всего теста блок 10 регистрации ие . н нэменное значение 1 это свидетельфиксирует На исслед менное значение 1 . ли- 0, соответству» .: не ОбнаРУмивает на этом выводе

ВФ

nepHoHaviH>ho,: Неисправность типа иеиэменное

И контролируемой интегральной схемы, М .значение 1 . В слУчае, е лн нензменто зто интерпретируется как неиспр з- . Ных значений 1 или 0 не зарегистриность типа "обрыв входа.". . . . .Ровано, имитиРУетсЯ слеДУющаЯ неис правность путем изменения состояния . Проверка качества тестов для циф . счетчика .8,.Н процесс проверкй теста

poswc объектов может выпОЛНЯтьсЯ 3$ щи должается повторнЫм запусКОМ двумя способами. : теста.

Первый из них предназначен для : STopoO способ проверки качества случая когда контроль объекта с . теста предПОЛаГает что контропь ...Ф

9 1 объекта с поюемяью выбранного теста осущесталяется по сигналам с выходов обьекта. В зтсж случае при проверке

Мста аспольэуется специальный образец объекта, в котором каждая интеко;« ральиая.схема .имеет разъемное соедиisesssse с моатажом. Для моделирования нежправиостей какой-либо интегральной сжевав эта схема вынимается из разъема и вместо нее к этому разъему нод иючается блок 1 контактировання.

3 устройстве устаиавливаегся эталонная сзеиа 5, однотипная той схеме объекта, которую заменяет. На плате, где размещается эталонная схема 5, устанавлнвают перемычки, обеспечи-, вающие соединение выходов вентилей блока 6 через блок 1 контактирования с контактами разъема интегральной . схемы объекта, которые соответствуют

Эыходаи этой схемы, В результате вместо иитегральной схемы объекта оказывается подключенной к объекту такая же интегральная схема (эталонная схема Я но при этом ее входы подюибчены к объекту через блок 4

083138, 10 входных-вентилей, а выходы - через выходные вентили блока 6. Такое включение эталонной схемы позволяет обеспечить имитацию ее неисправностей непосредственно в объекте. Само устройство работает также, как и при предыдущем. способе проверки качества теста, но блок 7 сравнения блокируется, а оценка качества теста

10 устанавливается по сигналам с выходов объекта контроля вне устройства и по индуцнруемым:блокам 10 регистрации . неизменным значениям 1 или О, вафик« сированным на выводах эталонной схе.мы °

В предлагаемом устройсТве имеется воэможность обнаружения дополнительных типов неисправностей как самой интегральной схемы в .объекте так и

Zg монтажа объекта, что позволяет однозначно определить исправность нли неисправность всего цифрового объекта. Кроме того, устройство позволяет значительно сократить время модели2$ рования неисправностей при оценке качества теста.

1083138.

Составителлв Г. Милославский

Редактор О. Сопка ТекредМ.Гергель. - Корректор О. Тнгор ю4е

Заказ .1737/40 .. Тирам 711 Подписное

ВНИИПИ Государственного комитета СССР по делам. изобретений и открытий, 113035, Москва, Ж-35, Рауаская наб., д. 4/5

Ю Ф Ф» О

Филиал ППП "Патент", r. Уагород, ул. Проектная, 4