Устройство для моделирования дискретного радиоканала

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

ЕЕСПУБЛИН (19(SU (11) 3(51) G 06 G 7 48

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Р

° а °

° °

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К ABT0PCHOMV СВИДЕТЕЛЬСТВУ (61) 962999 (21) 3516278/18-24 (22) 01.12.82 (46) 07.04.84 Бюл.9 13 (72) A:È.Âîëêoâ и Н.A.Ôoìèí (53) 681.3(088.8) (56) 1. Авторское свидетельство СССР

9 996622999999, кл.G 06 G 7/48, 1980 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ ДИСКРЕТНОГО РАДИОКАНАЛА по авт.св. М 962999, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных воэможностей за счет воспроизведения изменения среднего значения величины смещения фронтов сигнала, оно дополнительно содержит пятый делитель частоты, третий и четвертый дискретные элементы задержки, два коммутатора, второй триггер и дополнительный входной каскад, состоящий из двух D-триггеров и двух элементов И, прямой выход первого D-триггера соединен с D-входом второго D-триггера и первым входом первого элемента И, инверсный выход первого D-триггера подключен к первому входу второго элемента И, прямой выход второго D-триггера подключен к второму входу второго элемента И, а инверсный выход второго

D-триггера соединен с вторым входом первого элемента И, D-вход первого

D-триггера является информационным входом устройства, объединенные тактовые входы D-триггеров и третьи вхо ды элементов И соединены с тактовым входом устройства, выходы первого и второго элементов И дополнительного входного каскада подключены соответственно к входам третьего и четвертого дискретных элементов задержки, тактовые входы которых через пятый делитель частоты соединены с тактовы входом устройства, выходы третьего и четвертого дискретных элементов задержки соединены соответственно с входами первого и второго коммутаторов, выходы которых соединены соответственно с единичным и нулевым входами второго триггера, выход ко-. торого подключен к D-входу первого

D-триггера входного каскада.

1084828 ронания дискретных радиоканалов связи и -может быть использовано для решения задач исследонания помехоустойчивости и повышения достоверности приема дискретной инФормации, а также при лабораторных испытаниях каналообразующей аппаратуры в условиях, приближающихся к реальным.

Ро основному авт.сн. Р 9б2999 известно устройство для моделирования дискретного радиоканала, содержащее генератор псевдослучайной последовательности, управляемый делитель, элементы V., первый элемент НЕ, 15 датчик псевдослучайных интервалов, входной каскад, состоящий из двух

D-триггеров и двух элементов И, прямой выход первого D-триггера соединен с D-входом второго D-триггера и 20 первым входом первого элемента И, инверсный выход первого D-триггера подключен к первому входу второго элемента И, прямой выход второго

D-триггера подключен к второму входу 25 второго элемента И, а инверсный выход второго D-триггера соединен с вторым входом первого элемента И, объединенные тактовые входы D-триггеров и третьи входы элементов И со-. единены с тактовым входом устройства, элемент ИЛИ, второй и третий элементы НЕ, четыре делителя, группу блонения, блок управления, дополнительный реверсивный счетчик, два дискрет-40

50 ментов И первой и второй групп подключены к и-м входам первого и второго дискретных элементов задержки соотИзобретение относится к аппаратурным средствам электронного моделиков сравнения, группу логических коммутаторов, группу реверсивных счетчиков, группу регистров хранения, общий элемент И, две группы элементов И, блок выбора перехода, первый и второй дополнительные регистры храных элемента задержки и триггер, причем выход первого элемента И входного каскада соединен с первым входом элемента ИЛИ и первыми входами элементов И первой группы, вторые входы первых элементов И первой и второй групп подключены к выходу первого блока сравнения группы, выходы К-ro блока сравнения группы (K=2,n) соединены с вторыми входами 2(К-1)-ro и(2к-1) элементов И первой и второй групп, выход второго элемента И входного каскада подключен к первым входам элементов И второй группы и второму входу элемента ИЛИ, третьи входы р-ых элементов И первой группы (р = 2,4, 2(n-1)) непосредственно, а третьи входы К-ь.х элементов И второй группы через первый элемент HE соединены с выходом генератора псевдослучайной последовательности, вход которого подключен к выходу первого делителя частоты, выходы первых эле45

60 ветственно, выходы (2т"т+1)-ых элементов И (тт=1,. .. n 1) первой и второй групп соединены соответственно с (n+V) — м входом первого и второго дискретных злементон задержки, выходы (21.)-ых элементов И первой и нторой групп (L =1,...,n+1) подключены соответственно к (n-I)-ûì входам первого и второго дискретных элементов задержки, тактовые входы которых соединены с выходом управляемого делителя частоты, выходы перного и второго дискретных элементов задержки подключены к нулевому и единичному входам триггера, единичный выход которого является выходом устройства, выход элемента ИЛИ соединен с входами считывания блоков сравнения группы, входы первой группы входов которых подключены к разрядным выходам генератора псевдослучайной последовательности, входы второй группы входов первого и последнего блоков сравнения группы соединены с входами минимального и максимального первого и последнего логических коммутаторов группы соответственно, группа выходов ,j-го реверсивного счетчика группы (j =1,..., n-1) подключена к входам второй группы,j-го блока сравнения группы, к входам первой группы входов ()+1)-го блока сравнения и к входам первой группы логических комм-.таторов группы, входы i ûõ логических коммутаторов группы (т . =1,..., и-2) соединены с выходами соответствующего регистра хранения группы, входы третьей группы логических коммутаторов группы подключены соответственно к нходам констант устройства, тактовые входы логических коммутаторов группы соединены с выходом первого элемента И, первый вход которого подключен к выходу второго делителя частоты, а второй вход — к первому выходу блока выбора перехода, управляющие входы логических коммутаторов группы соединены с выходом датчика псевдослучайных интервалов, первым входом второго элемента И, входом второго элемента НЕ, первый выход логических коммутаторов группы соединен с суммирующим входом соответствующего реверсивного счетчика группы, а второй выход — с его вычитающим входом, третьи входы логических коммутаторов группы подключены соответственно к входам общего элемента И, выход которого соединен с первым входом блока выбора перехода, второй и третий входы которого подключены соответственно к первому и второму ныходам блока управления, тактовый вход которого соединен с тактовым входом устройства непосредственно, а через третий элемент НŠ— с входами четырех делителей частоты и входом упранляемого делителя частоты, группа управляющих

1084828 входов которого подключена к разрядным выходам реверсивного счетчика и входам первой группы блока управления, вхрды второй группы которого соединены с разрядными выходами первого дополнительного регистра хранения, а 5 входы третьей группы блока управления подключены соответственно к разрядным выходам второго дополнительного регистра хранения, выход первого делителя частоты соединен с вхо- 10 дом генератора псевдослучайной последовательности, выход третьего делителя частоты подключен к первому входу третьего элемента И, второй вход ко— рого соединен с вторым выходом блока выбора переключения, а выход — с вторым входом второго элемента И и перBHM входом четвертого элемента И, второй вход которого подключен к выходу второго элемента НЕ, третий вход чЕтвертого элемента И соединен с третьим выходом блока выбора перехода, суммирующий вход дополнительного реверсивного счетчика подключен к выходу второго элемента И, а вычитающий вход — к выходу четвертого элемента И, выход четвертого делителя частоты соединен с входом датчика псевдослучайных интервалов.

Блок управления в этом устройстве содержит два блока сравнения и 30 два триггера, выходы которых являются соответственно первым и вторым выходами блока, а тактовые входы тактовым входом блока управления, счетные входы триггеров соединены 35 соответственно с выходами первого и второго блоков сравнения, входы пер— вой группы которых являются входами первой группы блока управления, а входы второй группы первого бло- 40 ка сравнения являются входами второй группы блока управления, входы второй группы второго блока сравнения — входами третьей группы блока управления.

Логический коммутатор в этом устройстве содержит блок элементов НЕ, два сумматора, два блока сравнения, три элемента НЕ, элемент ИЛИ, три элемента И, выход переполнения первого сумматора через первый элемент

НЕ, а выход переполнения второго сумматора непосредственно соединены соответственно с первым и вторым входами первого элемента И, выход которого подключен к первым входам вто,.рого элемента И и элемента ИЛИ, второй вход которого соединен с выходом первого блока сравнения, а выход — с первым входом третьего элемента И, выход второго блока сравнения через бО второй элемент НЕ подключен к второму входу третьего элемента И, второй вход второго элемента И и третий вход третьего элемента И соединены соответственно с входом и выходом третье-б5 го элемента НЕ, первые входы обоих сумматоров подключены к соответствующим выходам блока элементов НЕ, входы которого, являющиеся первой группой входов логического коммутатора, соединены с входами первой группы блоков сравнения, входы второй группы второго сумматора, являющиеся входами второй группы логического коммутатора, подключены соответственно к входам второй группы первого блока сравнения, входы второй группы первого сумматора соединены с входами второй группы второго блока сравнения, вход третьего элемента НЕ является управляющим входом логического коммутатора, тактовым входом которого является третий вход второго элемента

И, соединенный с четвертым входом третьего элемента И, выходы второго и третьего элементов И являются соответственно первым и вторым выходами логического коммутатора, третьим выходом которого является выход второго блока сравнения.

Блок выбора перехода содержит два узла выделения переднего фронта, состоящих их последовательно соединенных дифференцирующей цепи и генератора импульсов, элемент ИЛИ, двухтактный К-триггер и элемент НЕ, вход дифференцирующей цепи первого узла выделения переднего фронта соединен с

I-âõoäoì триггера, являющимся первым входом блока, а К-вход триггера,являющийся вторым входом блока, соединен с входом дифференцирующей цепи второго узла выделения переднего фронта, подключенного выходом генератора импульсов к первому входу элемента

ИЛИ, второй вход которого соединен с выходом генератора импульсов первого узла выделения переднего фронта, а выход элемента ИЛИ подключен к тактовому входу триггера, инверсный выход которого является первым, а прямой вторым выходами блока, вход элемента

НЕ является третьим входом, à его выход — третьим выходом блока (1) .

Однако известное устройство обеспечивает моделирование дискретного радиоканала путем имитации искажения фронтов двоичного сигнала путем их псевдослучайных смещений во времени с задаваемым законом плотности распределения вероятностей, причем дисперсия величины смещения фронтов может изменяться, а среднее значение остается неизменным и равно нулю,что снижает функциональные воэможности устройства.

Цель изобретенья — расширение функциональных возможностей за счет воспроизведения изменения среднего значения величины смещенИй фронтов двоичного сигнала.

Поставленная цель достигается тем, что в устройство для моделирования

1084828 дискретного радиоканала введены пятый дополнительный делитель частоты, третий и четвертый дискретные элементы задержки, два коммутатора, второй триггер и дополнительный входной каскад, состоящий из двух D-триггеров и двух элементов И, прямой выход перного В-триггера соединен с D-входом второго D-триггера и первым входом первого элемента И, инверсный выход первого D-триггера подключен к перво- о му входу второго элемента И, прямой выход второго D-триггера подключен к второму входу второго элемента И, а инверсный выход второго D-триггера соединен с вторым входом первого эле-15 мента И, D-вход первого D-триггера является информационным входом устройства, объединенные тактовые входы

D-триггеров и третьи входы элементов

И соединены с тактовым входом устрой-2О ства, выходы первого и второго элементов И дополнительного входного каскада подключены соответственно к входам третьего и четвертого дискретных элементов задержки, тактовые вхо-2g ды которых через пятый делитель частоты соединены с тактовым входом устройства, выходы третьего и четвертого дискретных элементов задержки соединены соответственно с входами первого и второго коммутаторов, выходы которых соединены соответственно с единичным и нулевым нходами второго триггера, выход которого подключен к

D-входу первого D-триггера входного каскада. 35

На чертеже представлена функциональная схема устройства моделирования дискретного радиоканала.

Устройство моделирования дискретного радиоканала содержит нходной 40 каскад 1, генератор 2 псендослучайной последовательности, управляемый делитель 3, первую группу 1 элементов И 4, третий элемент НЕ 5, датчик

6 псевдослучайных интервалов, элемент ИЛИ 7, второй 8 и первый 9 элементы НЕ, первый-четвертый делители

10-13, группу блоков 14 сравнения, первый 14 и последний 14 из которых имеют соответственно входы минимального 15 и максимального 16 чисел, группу логических коммутаторов 17. с входами констант 18,, группу реверсивных счетчиков 19, группу регистров

20 хранения, общий элемент И 21, первый элемент И 22, третий 23, второй

24 и четвертый 25 элементы И, блок

26 выбора перехода, первый и второй дополнительные регистры 27 и 28, блок 29 управления, дополнительный реверсивный счетчик 30, первый и вто-60 рой дискретные элементы 31 и 32 задержки, триггер 33, дополнительный входной каскад 34, пятый делитель 35, третий и четвертый дискретные элементы 36 и 37 задержки, первый и вто-g5 рой коммутаторы 38 и 39 соотнетствующими управляющими входами 40 и 41,. второй триггер 42, вторую группу элементов И 43.

Устройство моделиронания дискретного радиоканала работает следующим образом.

На входах 18 i-ro логического коммута.тора устанавливают в параллельном коде двоичное число где N — разрядность двоичного числа, подаваемого в параллельном коде на первые . нходы блоков 14 сравнения, с выходов разрядов генератора 2 псевдослучайной последовательности; (n-1) — число логических коммутаторов 17.

НерЕд началом работы в реверсивные счетчики 18; и соответствующие им регистры 20; хранения записываются

N-разрядные числа М; 2, посредстl4 вом которых задается закон распределения средней во времени плотности вероятности временных искажений фронтов посылок, при этом на входах 15 и 16 устанавливаются соответственно числа Мщ,„< М, и М g c М,„, 2". Число отвоцов дискретных элементов 31 и 32 задержки, которые могут быть реализованы, например, на регистрах сдвига, равно (2n-1). Частота F импульсов, подаваемых на тактовые входы входных каскадов 1 и 34, блока 29 управления и делителя 35 непосредственно и на входы делителей 10-13 управляемого делителя 3 через элемент

HE 5, должна удовлетворять следующему требованию: F z n В, где  — скорость передачи информации в Водах.

Входной каскад 1 формирует импульсы, совпадающие во времени с фронтами посылок дискретной информации, поступающей на его вход, пропуская на первый выход импульс из последовательности Е, следующий непосредственно за положительным фронтом, а на второй выход — за отрицательным фронтом.

Входной каскад 34 работает аналогично входному каскаду 1. Импульсы переднего и заднего фронтов с выходов входного каскада 34 поступают соответстненно на входы дискретных линий 36 и 37 задержки, с одного из отводов которых через соответствующий коммутатор 38 или 39 поступает соответственно на первый и нторой нходы триггера 42. Номер отвода, т.е. величина задержки импульса переднего и заднего фронтон, определяется соответственно значением кодов на вхо,дах 40 и 41. fttar изменения неличи1084828 ны з адержки определяется значением частоты на выходе делителя 35. Òàким образом, на выходе триггера 42 присутствует дноичный сигнал, отличающийся от входного тем, что его фронты смещены во времени на постоян- 5 ную величину относительно первоначального положения.

Импульсы фронтов с выхода элемента ИЛИ 7 поступают на считывающие входы блоков 14 сравнения. Импульс 10 фронта проходит на выход блока 14 в случае, если текущее значение

N-разрядного числа на выходах разрядов генератора 2 псевдослучайных последовательностей лежит в интервале 15

M>,„ m> c М1, на выход i-ro блока 14 сравнения — если M,,cm> < !1;, на выход последнего блока 14n — если

M„, m М „. В случае использования в качестве генератора 2 псевдослу- 20 чайных последовательностей регистра сдвига с сумматором по модулю два н цепи обратной связи, обладающего тем свойством, что генерируемые им числа m равномерно распределены

25 на интервале (О, 2" — 1) (генератор

М-последовательностей с числом разрядов,.большим N), частость появления импульса фронта на выходе

i-го блока 14; сравнения равна

У1 — М< н

I (для блоков 14 и 14н — соответственно 35

Ч, „

Р1 — М х1 и " max- Ми.1

„н

2

Импуль.с на втором выходе входного каскада 1 открывает по первому 40 входу те элементы И 4, выходы которых подключены к входам дискретной линии 31 задержки. Импульс с выхода блока 14 сравнения поступает на второй вход элемента И 4 (И 43), вы- 45 ход которого подключен к и-му входу линии 31 или 32 задержки, импульс с выхода блока 14; сравнения поступает на вторые входы элементов И 4 (И 43), выходы которых соединены с (n -i +1) -м и (и+1 -1)-м входами линий 31 и 32 задержки. На третьи входы элементов

И 4 (И 43), выходы которых соединены с входами линий задержек от (n-1)-го до 1-го, поступает сигнал с выхода генератора 2 псевдослучайных последо-55 вательностей непосредственно, а выходы которых соединены с входами от (и+1)-ro до (2n-1)-го — через эле-мент НЕ 9. Так как появление единичного и нулевого сигналов на выходе 60 генератора 2 равновероятно (свойство генератора М-последовательности), то импульсы отрицательных фронтов посылок равновероятно могут поступать на (n (+1 )-й и (и+1-1)-й входы линии

31 задержки, а импульсы положительных фронтов — на линии 32 задержки.

Таким образом, частости задержки импульсов Фронта на неличины

Т = -(и+(i-1)) и Т = — )n (i 1))

1 f 4 рдн ны между собой, т . е . э аде ржки фронта симметричных относительно неи личины rd = —, а сама Частость заг держек Т;, Т; равна

Иj — М1 1 н

Так как импульсы с линии 31 задержки поступают на вход установки

"О" триггера 33, а импульсы с выхода линии 32 задержки — на вход установки "1", то с прямого выхода триггера

33 снимается двоичный сигнал, отличающийся от исходного тем, что фронты искажены во времени псевдослучайным образом по заданному закону распределения плотности вероятности этих искажений через числа М.

Предлагаемое устройство обеспечи нает моделирование rTo вторичным характеристикам гауссовского канала связи, причем если Mrnjn ô О, а Мн, „ ф 2 то некоторые импульс фронтов не будут поступать на линии 31 и 32 задержки, что соответствует в реальном канале связи ошибочному приему посылки из-за ее полной инверсии.

Изменение среднего закона распределения временных искажений фронтов, т.е. имитация "замираний" сигнала в коротковолновом радиоканале, реализуется путем изменения двоичных чисел

М;, находящихся в соответствующих ренерсинных счетчиках 18j .

Осуществляется это следующим образом.

Импульсы с выхода делителя 11 через элемент И 22 поступают на тактовые входы логических коммутаторов 17.

Если текущее значение числа М,, на4 . ходящегося в реверсивном счетчике 18, удовлетворяет условию К, с М; М; х (М; — число в регистре 20; хранения ), то импульсы, присутствующие на тактовом входе логического коммутатора

17;, проходят на его первый или втоpof1 выход, т.е. на суммирующий или вычитаю ™ий вход реверсивного счетчика 18;, в зависимости от того единичный или нулевой сигнал присутствует на управляющих входах логических коммутаторов 17, куда он поступает с выхода датчика б псевдослучайных интервалов. В случае K = М и нулевом х

11 сигнале на выходе генератора 2 и М

М;, и единичном сигнале на выходе датчика б импульсы с тактового входа логического коммутатора 17 на входы реверсивного счетчика 18 не проходят, т.е. число М; имеет воэможность из1084828

10 меняться только в пределах К «1 .", М .

В случае К = М„ появление импульсов считывания на выходах всех блоков 14 сравнения равновероятно, что соответствует присутствию в канале только шума. В случае Y; = M, на третьем выходе логического коммутатора 17< формируется единичный сигнал, который поступает на соответствующий вход общего элемента И 21.

При наличии единичных потенциалов на всех входах элемента И 21 сигнал с его выхода поступает на первый вход блока 26 выбора перехода. На второй вход блока 26 поступает единичный сигнал с первого выхода блока 29 управления в случае равенства числа в реверсивном счетчике 30, равного текущему коэффициенту деления управляемого делителя 3, числу в регистре 27, равному максимально возможному коэффициенту деления делителя 3. На третий вход блока 26 поступает единичный сигнал с второго выхода блока 29 управления в случае равенства числа в реверсивном счетчике 30 числу в регистре 28, равному минимально возможному коэффициенту деления делителя 3. На третьем выходе блока 26 выбора перехода присутствует единичный сигнал при нуле— вом сигнале на его втором входе (коэф фициент деления делителя 3 максимален). . Таким образом, сигнал с выхода элемента И 21 устанавливает на первом входе блока 26 нулевой потенциал, на втором — единичный. При этом элемент И 22 закрывается по второму входу, а элемент И 23 открывается, и импульсы с выхода делителя 12 начинают поступать на первые входы элементов И 24 и 25. При единичном сигнале на выходе датчика 6 псевдослуча йных интервалов эти импульсы проходят на вьтчитающий вход реверсивного счетчика 30, а при нулевом — на суммирующий. Таким образом, при единичном сигнале на выходе датчика 6 частота на выходе делйтеля 3 увеличивается, а при отрицательном — уменьшается.

При увеличении частоты на тактовы входах линий 31 и 32 задержек абсолютные временные интервалы между моментом первоначального положения фро нта (на выходах каскада 1) и моментом .реального положения этого фронта уменьшаются, так как величина

Т„= — fn+ (i — 1)) обратно пропорциональна f. В этом случае уменьшается дисперсия временных искажений фронтов, что соответст вует увеличению отношения сигнал/шум ,в канале связи.

10-13 не совпадали во времени, чем обеспечивается устойчивость работы комбинационных схем устройства.

Таким образом, предлагаемое устройство позволяет с достаточной степенью адекватности моделировать дискретный радиоканал связи с "преобладаниями" и "замираниями".

Предлагаемое устройство имеет широкие функциональные возможности,что позволяет моделировать IIG вторичным характеристикам несимметричный дискретный радиоканал связи с "преобладаниями"..Это, в свою очередь, расширяет класс задач, решаемых с помощью предлагаемого устройства, и повью ает эффективность проверки и контроля аппаратуры приема и регистрации дискретных сообщений.

Ло достижении коэффициентом деления делителя 3, зафиксированно в реверсивном счетчике 30, минимального значения элемент И 25 закрывается по третьему входу,. что предотвращает дальнейшее его уменьшение. По достижении коэффициентом деления максима-льного значения и появлении единичного сигнала на первом входе блока 26 элемент И 22 открывается, а элемент

10 И 23 закрывается по второму входу.

Таким образом, при единичном сигнале на выходе датчика 6, т.е. при увеличении отношения сигнал/шум, сначала увеличиваются чис а М„ в реверсивных счетчиках 18 (И„- ".; ), а при Y = У(начинает увеличиваться частота 1 на тактовых входах линий

31 и 32 задержки, что приводит к уменьшению дисперсии временных искажений. Dри нулевом сигнале на выходе датчика 6 сначала уменьшается частота. f а затем „(Y — К„ ) . Таким р4 К образом, осуществляется имитация

"замираний" в коротковолновом радиоканале. Коэффициент деления делителя

10 устанавливается таким образом, чтобы частота на его выходе была меньше скорости информации.

Так как частота импульсов на выходе делителя 11 определяет значение

Ж глубины замираний при изменении _#_;, а частота импульсов на выходе .делйтеля 12 — значение глубины замираний при изменении Г, то. коэффициенты деления этих делителей подбираются та35 ким образом, чтобы эти значения были равны.

Коэффициент деления делителя 13 выбирается таким образом, чтобы средний период смены полярности сигнала

40 на выходе датчика 6 псевдослучайных интервалов, определяемый частотой импульсов на вь1ходе делителя 13, равнялся выбранному периоду "замираний" в канале связи. Элемент НЕ 5 необходим для того, чтобы импульсы с выхо„цов входного каскада 1 и делителей

1084828

ВНИИПИ Заказ 2013/45 Тираж 699 Подписное

Филиал ППП "Патент", r. Ужгород, ул. Проеткная, 4