Имитатор дискретного канала связи
ОП ИСАНИЕ
ИЗОБРЕТЕН ИЯ к лвтоескомь видетильствь
Союз Советских
Социалистических
Республик
G 06 F 15/20 Ркуаеретеенный колнтет СССР оо делам нзаоретеннй н отнрытнй . (23) Приоритет Опубликовано 07. 10. 82. Бюллетень № 37 Дата опубликования описания 1 1 . 1 0 .82 (53) УДК 681 ° 333 (088. 8) (72) Авторы изобретения О.Б. Юминов, И.З. Климов и Н.П, Парфеновg >,q,i> ) « 4 h P 1 1 <) (FH l М ! -;:Д Л4оТЕ . (7l ) Заявитель Ижевский механический институт (54) ИИИТАТОР ДИСКРЕТНОГО КАНАЛА СВЯЗИ Изобретение относится к радиотех" нике и может быть использовано для статистического анализа помехозащищенности систем передачи дискретных данных. По основному авт, св. У 807312 известен имитатор дискретного канала связи, содержащий сумматор по модулю два, выход и первый вход которого является соответственно выходом и первым входом имитатора, блок синхронизации, первый вход которого является вторым входом имитатора, а выход блока синхронизации соединен с входом генератора марковской после-. довательности, первый выход которого соединен с в1 орым входом блока синхро низации и входом датчика случайных чисел, блок промежуточной памяти, пороговый сумматор и элемент И, выход которого соединен с вторым входом сумматора по модулю два, а первый и второй входы элемента И подключены соответственно к выходу. noporo2 вого сумматора и второму выходу генератора марковской последовательности, третий выход которого через блок промежуточной памяти соединен с первым входом порогового сумматора, второй вход которого подключен к выходу датчика Случайных чисел (1). Недостатком известного имитатора является то, что он имитирует только ошибки трансформации и не учитывает 1О краевые ошибки, которые проявляются в смещении фронтов переданного символа, что снижает достоверность моделирования дискретного канала, Цель изобретения - повышение досто15 верности моделирования канала связи. Цель достигается тем, что в имитатор дискретного канала связи дополнительно введены формирователь импульо сов фронтов сигнала, управляющий триггер, коммутатор, дешифратор, элемент :запрета, сдвигающий регистр, дополнительный генератор ма рковс кой последова†.тельности и выходной триггер, причем еди964651 4 ничный вход управляющего триггера через формирователь импульсов фронтов сигналов соединен с выходом сумматора по модулю два, единичный выход управляющего триггера подключен к управляющему входу элемента запрета и управляющему входу коммутатора, информационные входы которого соединены с выходами дополнительного генератора марковской последовательности, !в вход которого подключен к выходу блока синхронизации, выходы коммутатора соединены соответственно с входами дешифратора, выходы которого подключены соответственно к разрядным входам сдвигающегося регистра, информационный вход элемента запрета является вторым синхронизирующим входом устройства, а выход элемента запрета соединен с тактовым входом сдвигающего регистра, выход которого подключен к нулевому входу управляющего триггера и счетному входу выходного триггера, единичный выход которого является выходом устройства. На чертеже приведена структурная схема устройства. Имитатор дискретного канала связи содержит блок 1 синхронизации, генератор 2 марковской йоследовательности, блок 3 промежуточной памяти, пороговый сумматор 4, датчик 5 случайных чисел, элемент И 6, сумматор 7 по модулю два, управляющий триггер 8, формирователь 9 импульсов фронтов сигнала, коммутатор 10, элемент 11 запрета,35. сдвигающий регистр 12, дешифратор 13, выходной триггер 14, выход которого является выходом устройства, и дополнительный генератор 15 марковской последовательности. Устройство работает следующим образом. Внешний синхроимпульс запускает блок 1, который вырабатывает сигнал, запускающий генераторы 2 и 15 после- 45 довательности. На первом такте работы генератора 2 на втором его выходе появляется сигнал, который опрашивает элемент И 6. Поскольку на входы порогового сумматора ничего не подавалось, на входе элемента И 6 будет низкий уровень, и на вход сумматора 7 по модулю два сигнал не поступит; После окончания цикла поиска на выходах генераторов 2 и t5 появляются 55 коды состояний цепи Маркова, причем код на выходе генератора 15 определяет величину смещения фронта, а код на выходе генератора 2 задает адрес ячейки блока 3 памяти, в которой хранится соответствующая условная вероятность ошибки трансформации. Одновременно на третьем выходе генератора второй марковской последовательности появляется сигнал, который подготавливает блок 1 к новому циклу и опрашивает датчик 5 случайных чисел, который вырабатывает случайное равновероятно распределенное число. Это число поступает на первый вход порогового суматора 4, на второй вход которого поступает из блока 3 памяти соответствующая условная вероятность ошибки. Сигнал на выходе порогового сумматора 4 появляется в том случае, если сумма.-слагаемых больше единицы. Таким образом, если выполнились все условия, на входе элемента И 6 появляется единица. С приходом следующего импульса снова запускаются генераторы 2 и 15, и .на втором такте работы опрашивается элемент И 6. В результате на выходе элемента И 6 появляется сигнал ошибки, который поступает на вход сумматора 7 по модулю два, на выходе которого получится смесь информационных символов В; с ошибками трансформации I„. Если в результате суммирования на вход формирователя 9 фронтов поступает сигнал, с выхода формирователя 9 фронтов триггер:. 8 перебрасывается в единичное состояние, поскольку в исходном положении триггеры 8 и 14 находились в нулевом положении. По сигналу с единичного выхода триггера 8 опрашивается коммутатор 10, который пропускает код смещения фронта с генератора 15 на вход дешифратора 13 и с задержкой, необходимой для записи "1" по одному из 2п-разрядов с дешифратора 13 в сдвигающий регистр 12, разрешает подачу тактовых импульсов на сдвигающий вход регистра 12. "1" в и-разряде соответствует несмещенному фронту, в разряде, меньшем и, — смещению влево, в разряде, большем и, смещению вправо. "1", продвигаемая тактовыми импульсами с выхода сдвигающего регистра 12, перебрасывает триггер 14 в единичное состояние и запрещает подачу тактовых импульсов по нулевому входу триrrepa 8. По обработке кода для заднего фронта устройство работает аналогично. Использование изобретения позволяет моделировать как ошибки трансформации, 5 964651 6 так и краевые искажения, что приводит коммутатора, информационные входы к повышению достоверности моделирова- которого соединены с выходами дополния дискретного канала связи. нительного генератора марковской последовательности, вход которого подключен к выходу блока синхронизации, Формула изобретения выходы коммутатора соединены соответственно с входами дешифратора, выИмитатор дискретного канала связи ходы которого подключены соответственпо авт. св. O 807312, о т л и ч а ю - но к разрядным входам сдвигающего решийся тем, что, с целью повышения В гистра, информационный вход элемента достоверности моделирования, имитатор запрета является вторым синхронизидополнительно содержит формирователь рующим входом устройства, а выход импульсов фронтов сигнала, управляю- элемента запрета соединен с тактовым щий триггер, коммутатор, дешифратор, входом сдвигающего регистра, выход элемент запрета, сдвигающий регистр, ts которого подключен к нулевому входу дополнительный генератор марковской управляющего триггера и счетному, последовательности и выходной триг- входу выходного триггера, единичный. rep, причем единичный вход управляю- выход которого является выходом устщего триггера через формирователь ройства. импульсов фронтов сигнала соединен . щ с выходом сумматора по модулю два, Источники информации, .единичный выход управляющего тригге- принятые во внимание при экспертизе ра подключен к управляющему входу 1. Авторское свидетельство СССР элемента запрета и управляющему входу Р 807312, кл. G 06 F 15/20, 1978. ВПИИПИ Заказ 7632/30 Тираж 731 Подписное Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4
