Устройство для деления
УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ, содержащее шифратор, сумматор произведений , п / 1с k-разрядных умножителей (k 2.. .л/2, а празрядность операндов ) , причем выход шифратора соединен с первыми входами умножителей , вторые входы которых соединены с соответствующей группой 1 -разрядов шины делителя устройства, выходы умножителей соединены с соответствующими входами сумматора произведений, отличающееся тем, что, с целью повьшения быстродействия устройства , в него введены сумматорвычитатель , блок уточнения цифры частного, преобразователь дополнительного кода в прямой код, блок коррекции, содержащий сумматор по модулю два, вычитающий счетчик и группу сумматоров по модулю два, выходы которых подключены к шине частного устройства, первый вход сумматора по модулю два, первые входы сумматоров по модулю два группы подключены к шине знака устройстваj выход переноса сумматора-вычитателя соединен с вторым входом сумматора по модулю два, инверсный выход сумматора по модулю два соединен со счетным входом вычитающего счетчика. информационный вход которого соединен с выходом шифратора устройства, выходы вычитающего счетчика блока коррекции соединены соответственно с вторыми входами сумматора по модулю два группы, выходы сумматора произведений соединены соответственно с входами первой группы сумматоравычитателя , входы второй группы сумматора-вычитателя соединены соответственно с шиной делимого устройства , управляющий вход сумматоравычитателя соединен с шиной знака устройства, а выходы - с шиной остатка устройства, вход преобразователя дополнительного кода в прямой код соединен с шиной делимого устройства, (Л управляющий вход преобразователя дополнительного кода в прямой код соединен с шиной знака устройства, , а блок уточнения цифры частного содержит первый 21 -входовый элемент И, второй
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
„,ЯО„„!0864 (ц G 06 F 7/52
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ
/ ФФ
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ информационный вход которого соединен с выходом шифратора устройства, выходы вычитающего счетчика блока коррекции соединены соответственно с втбрыми входами сумматора по модулю два группы, выходы сумматора произведений соединены соответственно с входами первой группы сумматоравычитателя, входы второй группы сумматора-вычитателя соединены соответственно с шиной делимого устройства, управляющий вход сумматоравычитателя соединен с шиной знака устройства, а выходы — с шиной остатка устройства, вход преобразователя дополнительного кода в прямой код Я соединен с шиной делимого устройства, управляющий вход преобразователя дополнительного кода в прямой код С::
;соединен с шиной знака устройства,, а блок уточнения цифры частного содержит первый 2% -входовый элемент
И, второй (21< +1)-входовый элемент
И (k = 2.п/2), третий и четвертый элементы И, два элеменТа ИЛИ, причем ОО выходы с первого по k-й, преобразо- { В вателя дополнительного кода в прямой ффйь код устройства соединены соответст- фф венно с первого по 1с-й входами пер- а,) вого элемента И блока уточнения циф(21) 3477699/ 18-24 (22) 30.07.82 (46) 15.04.84. Бюл. Р 14 (72) Б.Г. Лысиков и Г.А. Рачевская (53) 681.325(088.8) (56) 1. Авторское свидетельство СССР
Я 802962, кл. С 06 F 7/52, 1978.
2. Авторское свидетельство СССР
У 732868, кл. G 06 F 7/52, 1977 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ, содержащее шифратор, сумматор произведений, и / % k-разрядных умножителей (1c = 2...n/2, à n — разрядность операндов), причем выход шифратора соединен с первыми входами умножителей, вторые входы которых соединены с соответствующей группой k --разрядов шины делителя устройства, выходы умножителей соединены с соответствующими входами сумматора произведений, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены сумматорвычитатель, блок уточнения цифры частного, преобразователь дополнительного кода в прямой код, блок коррекции, содержащий сумматор по модулю два, вычитающий счетчик и группу сумматоров по модулю два, вы" ходы которых подключены к шине частного устройства, йервый вход сумматора по модулю два, первые входы сумматоров по модулю два группы подключены к шине знака устройства, выход переноса сумматора-вычитателя соединен с вторым входом сумматора по модулю два, инверсный выход сумматора по модулю два соединен со счетным входом вычитающего счетчика, ры частного, входы, с первого по к-й, второго элемента И которого соединены соответственно с входами, с k-го по первый, первого элемента
И, входы, с (1<+1)-ro по 2 k-й, первого и второго элементов И соединены соответственно с второго по (1<+1)-й разрядами шины делителя устройства, выход (%+1)-ro разряда преобразователя дополнительного кода в прямой код соединен с (2%+1)-м входом пер1086427 вого элемента И блока уточнения цифры частного, выходы первого и второго элементов И которого соединены соответственно с первым и вторым входами первого элемента ИЛИ, прямой и инверсный выходы которого соединены соответственно с первыми входами третьего и четвертого элементов И, вторые входы которых объединены и подключены к (ф+2)-му выходу преобра" зователя дополнительного кода в прямой код, (Ф+3)-й выход которого сое- динен с третьим входом третьего элемента И блока уточнения цифры частно- .
ro, первый и второй входы второго элемента ИЛИ которого соединены соот. ветственно с выходами третьего и чет вертого элементов И, выход второго элемента ИЛИ блока уточнения цифры частного, выходы, с первого по (1 +1)-й, преобразователя дополнительного кода в прямой код соединены соответственно с входами первой группы шифратора, входы, с второго по (Ъ+1)-й, шины делителя соединены соответственно с входа ми второй группы шифратора.
Изобретение относится к вычислительной технике и может быть применено при разработке быстродействующих устройств деления, обеспечиваю. щих формирование К -разрядных двоичных цифр частного на каждом шаге деления.
Известно устройство для деления чисел, формирующее в каждом такте
К-1 разрядов частного и содержащее 10 и-разрядные регистры операндов, сумматор округления, шифратор цифр частного †" Ф-разрядных умножителей
Э (2<1 4 ) сумматор произведений, вы% 15 читатель, сумматор частного, блок управления f1), Недостатком известного устройства является относительно низкое быстродействие. 20
Наиболее близким к предлагаемому . является устройство для деления а-разрядных чисел, содержащее шифратор, сумматор произведений, п /1с
1 -разрядных умножителей (1с = 2...n/2,25 а о — разрядность операндов), причем выход шифратора соединен с первыми входами умножителей, вторые входы которых соединены с соответствующей группой % разрядов шины делителя З0 устройства, выходы умножителей соединены с соответствующими входами сумматора произведений L 23, Недостатком этого устройства является большой объем оборудования и низкое быстродействие.
Цель изобретения — повышение быстродействия устройства.
Поставленная цель достигается тем, что в устройство для деления, содержащее шифратор, сумматор произведений, Ь /% %-разрядных умножителей (1с 2...n/2, а м,-разрядность операндов), причем выход шифратора соединен с первыми входами умножителей, вторые входы которых соединены с соответствующей группой k --разрядов шины делителя устройства, выходы умножителей соединены с соответствующими входами сумматора произведений, введены сумматор-вычитатель, блок уточнения цифры частного, преобразователь дополнительного кода в прямой код, блок коррекции, содержащий сумматор по модулю два, вычитающий счетчик и группу сумматоров по моду лю два, выходы которых подключены к шине частного устройства, первый вход сумматора по модулю два, первые входи сумматоров по модулю два группы подключены к шине знака устройства, выход переноса сумматора-вычитателя соединен с вторым входом сумматора по модулю два инверсный выход сумматора по модулю два соединен со счетным входом вичитающего счетчика, информационный вход которого соединен с выходом шифратора устройства, выходы вычитающего счетчика блока коррекции соединены соответственно с вторыми входами сумматоров по модулю два группы, выходы
1086427 сумматора произведений соединены соответственно с входами первой груп- . пы сумматора-вычитателя, входы второй группы сумматора-вычитателя соединены соответственно с шиной дели- 5 мого устройства, управляющий вход сумматора-вычитателя соединен с шиной знака устройства, а выходы - с шиной остатка устройства, вход преобразователя дополнительного кода в прямой код соединен с шиной делимого устройства, управляющий вход преобразователя дополнительного кода в прямой код соединен с.шиной знака устроиства, а блок уточнения цифры
15 частного содержит первый 21 -входовый элемент И; второй (2%+1)-входовый элемент И (% = 2,n/2), третий, четвертый элементы И, два элемента
ИЛИ, причем выходы, с первого по
Ю
1с-й, преобразователя дополнительного кода в прямой код устройства соединены соответственно с первого по
k-й входами первого элемента И блока
25 уточнения цифры частного, входы, с первого по 1 -й, второго элемента И которого соединены соответственно с входами с К-го по первый, первого элемента И, входы, с (%+1)-го по
21<-й, первого и второго элементов И соединены соответственно с второго по (1 +1)-й разрядами шины делителя устройства, выход (%+1)-ro разряда преобразователя дополнительного кода в прямой код которого соединен с (21 +1)-м входом первого элемента И блока уточнения цифры частного, выходы первого и второго элементов И которого соединены соответственно с первым и вторым входами первого элемента ИЛИ, прямой и инверсный выходы которого соединены соответственно с первыми входами третьего и чет- . вертого элементов И, вторые входы которых объединены и подключены к 45 (@+2)-му выходу преобразователя до-полнительного кода в прямой код, (1+3)-й выход которого соединен с третьим входом третьего элемента И блока уточнения цифры частного,.пер- 50 вый и второй входы второго элемента
ИЛИ которого соединены соответственно с выходами третьего и четвертого элементов И, выход второго элемента
ИЛИ блока уточнения цифры частного, 5 выходы с первого по (1c+1)-й, преобразователя дополнительного кода в прямой код соединены соответственно с входами первой группы шифратора, входы, с второго по (%+1)-й, шины делителя соединены соответственно с входами второй группы шифратора.
На фиг.1 представлена структурная схема устройства для деления на фиг.2 - структурная схема преобразователя дополнительного кода в прямой код, на фиг.3 — - структурная схема блока уточнения цифры частного; на .фиг.4 — структурная схема блока коррекции.
Устройство для деления содержит преобразователь 1 дополнительного кода в прямой код, шифратор 2, блок
3 уточнения цифры частного, умножители 4, сумматор 5 произведений, сумматор-вычитатель 6, блок 7 коррекции, шину 8 делимого устройства, шину 9 делителя устройства, шину 10 знака устройства, шину 11 частного устройства, шину 12 остатка устрой.ства.
Преобразователь 1 дополнительного кода в прямой код содержит группу .сумматоров 13, 14 и 15 по модулю два, сумматор 16 по модулю два, элемент 17 И, суммирующий счетчик 18.
Блок 3 уточнения цифры частного содержит элементы И 19-22, элементы
ИЛИ 23 и 24.
Блок 7 коррекции содержит сумматор 25 по модулю два, счетчик-вычитатель 26, группу сумматоров 27-30 по модулю два.
Преобразователь 1 дополнительного кода в прямой предназначен для преобразования делимого (остатка) из дополнительного кода в прямой код.
Блок 3 уточнения цифры частного предназначен для преобразования делимого (остатка) в особых. случаях.
Блок 7 коррекции предназначен для исправления текущих М разрядов частного, если они определены неточно.
Устройство для деления работает следующим образом.
По шинам делимого 8 и делителя 9
:в устройство поступают соответственно делимое и делитель в прямом коде без знака. Для определенности полагаем, что в устройстве используется двоичная система счисления; на каждом такте деления определяется 1 -4 двоичных цифр частного операнды имеют вид правильных дробей и нормализованы (деление целых чисел также возможно при.помощи данного устрой1086427 ства при незначительном изменении порядка деления), причем делитель должен быть больше делимого.
По шине 10 знака в устройство подается знак остатка (в исходном 5 состоянии подается логический "0").
В преобразователе 1 дополнительного кода в прямой код производится преобразование остатка из дополнительного в прямой код, если остаток 1О получился отрицательным (по шине
10 знака пришла логическая "1") .
С помощью шифратора 2 по 3(+2 разрядам делимого и по % разрядам деф лителя формируется 1 разрядов частного, причем эта группа разрядов должна получиться либо точно, либо превышать истинную группу на одну единицу младшего разряда (относительно этой группы).
С помощью блока 3 уточнения цифры частного осуществляется анализ 1+2 разрядов делимого (остатка) и k pasрядов делителя, после чего производится их преобразование и передача
25 на шифратор 2.
Принцип работы этого блока следующий.
В особых случаях для получения необходимой точности цифры частногс ЗО необходимо Ъ+3 разряда делимого.
Чтобы уменьшить объем оборудования, необходимого для шифратора 2, блок
3 уточнения цифры частного преобразует (1с+2)-й разряд делимого с учетом 35 (1 +3)-ro разряда делимого и % разрядов делителя в соответствии со следующей логической функцией, выведенной для 1<= 4, I 40
t Fe r +Fr
16 1 16
F =8 О 3 3 г 43 3 3 35г
1 2 Ъ Ф 5 1 2 34 2 9+ 5 12345 где д — д5 — цифры второго — пятого
45 разрядов делителя;
П1 - — цифры первого — седьмого разрядов делимого (остатка) g — преобразованная цифра шестого разряда делимого (остатка).
Цифры остальных разрядов делимого (остатка) передаются на второй вход шифратора 2 без изменения.
На фиг.3 — приведен пример блока
3 уточнения цифры частного для k= 4
С помощью умножителей 4 и сумматора 5 произведений формируется (n+4)-разрядное произведение и --раз рядного делителя и k цифр частного, полученных с выхода шифратора 2.
Сумматор-вычитатель 6 формирует остаток, вычитая из делимого (остатка) произведение делителя íà k цифр частного, если знак на шине 10 знака положительный, или суммируя эти значения, если знак на шине 10 знака отрицательный.
В зависимости от знака предыдущего остатка (шина 10 знака) и выходного переноса, поступающего с второго выхода сумматора-вычитателя 6 на вход блока 7 коррекции, последний осуществляет исправление k разрядов частного в соответствии со следующей корректировочной таблицей.
Знак на Значение шине 10 переноса знака
Вид корректировки цифры частного
Корректировки нет
Преобразование цифр частного в прямой код из дополнительного
Преобразование цифр частного в прямой код иэ обратного
На выходные шины 11 частного и
12 остатка подаются соответственно
1 цифр частного с выхода блока 7 коррекции и остаток с выходным переносом (для формирования знака остатка) с выхода сумматора-вычитателя 6.
Пример. Устройство при п =12„
%=4 работает следующим образом.
Пусть делитель 0 = 0,100010101101; делимое Ro= О, 0,011101101011; значение частного Ч = 0,110110101110.
1-й такт. В преобразователе 1 дополнительного кода в прямой к"эд производится передача k+3=7 цифр старших разрядов делимого R0 (0111011 на вход блока 3 уточнения цифры частного.
Блок 3 уточнения цифры частного по семи цифрам старших разрядов делимого
1086427 (011101 I ) и четырем цифрам второго— пятого разрядов делителя (первый разряд всегда равен 1 фиг.3) форми7 рует шесть преобразованных цифр делимого (О» 101), которые совместно 5 с цифрами 0001 второго — пятого разрядов делителя подаются на axîä шиф ратора 2 °
На выходе шифратора 2 формируется четыре цифры частного Ч;, = 1110. !
С помощью умножителей 4 и сумматора 5 произведений формируется произведение П г Ч. D = О,fff0 х х0,,10001010» 01=-0,.0» 1100101110110.
С помощью .сумматора-вычитателя
6 д(оомиоуется очеоепной остаток R< =
= R — П, = 01»011010110000 + . + 10000» 010001010= »» 110100 I » 010 (выходной перенос равен О) .
Блок 7 корпекции в соответствий с корректировочной таблицей функционирования блока коррекции производит вычитание единицы из младшего разряда цифры частного Ч =Ч -1=1110-0001=
1101 °
Таким образом, на выход устройст-. ва для деления подается остаток R =
i 1» 1101001»0i O и -выходной перенос, равный О, по шине 12 остатка, .а также цифры частного »01 (по ЗО (шине » частного).
2-й такт. На шину 9 делителя подается делитель Д = 10001010»01.
На шину 8 делимого подается остаток, сдвинутый влево на четыре разряда R1 = 110100»1010.
На шину 10 знака подается знак остатка, равный 1 (инвертированное значение выходного переноса с второго выхода сумматора-вычитателя 6)..40
В преобразователе 1 дополнительного кода в прямой код производится преобразование остатка из дополни тельного кода в прямой код (на шине 10 знак равен 1). На его выходе формируется семь цифр остатка (00101 10) .
Блок 3 уточнения цифры частного формирует шесть цифр остатка (001011).
С помощью шифратора 2 по шести цифрам остатка (001011) и четырем цифрам делителя, кроме самого старшего (0001), формируются очередные цифры частного Ч = 0101. С помощью г умножителей 4 и сумматора 5 произведений формируется произведение
П вЂ” Ч2 ° Д = 010х100010101101
= 0010101101100001. С помощью сумма8 тора-вычитателя 6 формируется очеред ной остаток R, =К(+П=1101001110100000+
+0010101101100001=111111» 00000001 (выходной перенос равен О) .
Блок 7 коррекции в соответствии с корректировочной таблицей производит преобразование группы цифр (6 частного Ч2 из обратного кода в прямои код: Ч =(Ч ) о =(0101), =1010.
Таким образом, на выход устрой, ства подается остаток R2 =
1 » 1111100000001 и выходной перенос, равный О, по шине 12 остатка и очередные разряды частного Ч
2 — 1010 по шине 11.
3-й такт.
На шину 9 делителя подается делитель Д = 10001010»01.
На шину 8 делимого подается остаток, сдвинутый влево на четыре разряда R = 111100000001.
На шину 10 знака подается знак остатка, равный 1 (инвертированное значение выходного переноса с второго выхода сумматора-вычитателя 6) .
В преобразователе 1 дополнительного кода в прямой код производится преобразование остатка иэ дополнительного кода в прямой код.
На выходе формируется семь цифр остатка (0000111).
Блок 3 уточнения цифры частного формирует шесть цифр остатка (0000») .
С помощью шифратора 2 по шести цифрам остатка (000011) и четырем цифрам делителя (0001) формируются очередные цифры частного ЧЗ = 0001.
С помощью умножителей 4 и сумматора
5 произведений формируется произве1 дение П = Ч х Д = 0001х100010101101=
= 0000100010101101. С помощью сумматора-вычитателя 6 формируется очередной остаток R = R + П =
= » ((ooooooo(ooo((+oooo(ooo(o(o((o(=
1111100010111101 (выходной перенос равен 0).Блок 7 коррекции в соответствии с корректировочной таблицей произведений преобразовывает группу цифр частного Ч из обратного кода в прямой код: Ч = (Ч ),5 = (0001), = 1110.
Таким образом, на выход устройства подается остаток R3 =
11»100010111101 и выходной перенос, равный О, по шине 12 и очерепОстаток получается отрицательным (выходной перенос равен О). Чтобы 5 получить правильный остаток в прямом коде необходимо к получившемуся отрицательному остатку, сдвинутому на четыре разряда влево, прибавить
9 ные разряды частного Ч 1110 по шине 11.
1086427 10 делитель, т.е. К 100010111101+
+100010101101=00010! 101010.
Окончательно получаем Ч =
= О, 110110101110, R=O 000101101010.
Преимущество предлагаемого устройства состоит в повышении быстродействия, в сокращении аппаратурных затрат и, как следствие, в повышении эффективности.
1086427
1086427
Фиг.,3
6 9 Поднисмое
«1, д, ул.Проектная, 4
