Система кодирования запроса прерывания старшего приоритета

 

СО!ОЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

С О6 Р 9/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ /

Н ABTOPCHOMY СВИДЕТЕЛЬСТБУ I

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3535012/! 8-24 (22) 06,01.83 (46) 23.04.84. Бюл..Р 15 (72) В.Б.Реутов и М,Д.Карабецкий (7l ) Ордена Ленина институт кибернетики им. В.М. Глушкова (53) 68! . 325 (088. 8) (56) !. Каган Б.М., Каневский М,M.

Цифровые вычислительные машина и система. N., "Энергия", 1974; с. 464, 465.

2. Авторское свидетельство СССР по заявке Р 3348032/18-,24 кл. С 06 Г 9/46, 1982 (прототип). (54) (57) СИСТЕМА КОДИРОВАНИЯ ЗАПРОСА

ПРЕРЫВАНИЯ СТАРШЕГО ПРИОРИТЕТА, со держащая и узлов обработки запроса, а в каждом узле обработки запроса первый триггер, первую группу элементов И, выходы которых являются группой выходов системы, первые входы элементов И первой группы соединены с соответствующей группой кодовых входов системы, вторые входы элементов И первой группы соединены с выходом первого триггера,о т.л ич а ю щ а я с я тем,что, с целью упрощения системы,она содержит тактовый генератор, а в каждый узел обработки запроса введены второй триггер, вторая группа элементов И и эле„,SU„„108799? Д мент HJM, причем группа информационных выходов системы соединена с первыми входами элементов И второй группы всех уздов обработки запроса, вторые входы элементов И вторых групп всех узлов обработки запроса соединены с группой кодовых вхо- дов система, выходы элементов И вто" рой группы каждого узла обработки запроса соединены с входами элемента ИЛИ своего узла обработки запроса, выход элемента ИЛИ каждого узла обработки запроса соединен с третьими входаьы элементов И первой группы и с установочными входами второго триггера своего узла обработки запроса, прямой выход которого соединен с первым установочным входом первого триггера своего узла, . обработки запроса, тактовые входы второго триггера соединены с пернам выходом тактового генератора, второй выход которого соединен с тактовыми входаьи первого триггера„ запросный вход система соединен с вторым установочным входом первого триггера, выход каждого i-ro элемента И второй группы каждого узла обработки запроса соединен с третьим входом (i+))-ro элемента И второй группы своего узла обработки запро-, са (1. =1,...,и).

108799 7

Изобретение относится к автоматике и нычислительной технике и может быть использовано для кодирования запроса прерывания старшего приори-. тета, например в микропроцессорных системах.

Известно устройство приоритетного прерывания, содержащее элементы

И, ИЛИ, счетчик и дешифраторГ! 3.

Недостатком этого устройства является ограниченное число уровней прерывания, обусловленное ограниченным количеством линий запросов прерывания, связанных, например, с ограниченным количеством ныводов корпуса БИС.

Наиболее близким по технической сущности к изобретению является система кодирования запроса прерывания старшего приоритета, содержащая 20 узлы обработки запроса, группу информационнах входов-выходов систем.|, сумматор-вычитатель,блок задержки запросный вход системою, элемент

Н::Ы,трпггер,гр, ппу элементов И,группу кодоных входов системы. Причем группа кодовых входов устройства, соединена с первой группой входов сумматора и первыми входами элементов И группы, вторые и третьи входы 30 которых соединены соответственно с выходами триггера, блока задержки и с запросным входом устройства. Единичный и нулевой входы триггера соединены соответственно с выходом сумматора и элемента ИЛИ, входы которого и вторая группа входов сумматора соединены с выходами система1.23

Недостатком известного устройства является низкое быстродействие. 40

Цель изобретения — упрощение системы.

Поставленная цель достигается тем,что система кодирования запроса прерывания старшего приоритета,со«45 держащая и узлов обработки запроса, а в каждом узле обработки запроса перный триггер, первую группу элементов И, выходы которых являются группой выходов системы, пер ные входы элементов И первой гоуппы соединены с соответстнулцей группой кодовых входов система, вторые входы элементов И перВой группы соединены с выходом первого триггера, содержит тактоный генератор, а н каждый узел обработки запроса введены второй триггер, вторая группа

lý JëEåìåíòoâ И и элемент ИЛИ,приЧем группа информационных выходов системы соединена с первыми входами элешентов Н второй группы всех узлов обработки запроса, вторые входы элементов И второй группы всех узлов обработки запроса соединены с группой кодоных входов система, выходы элементов И второй группы каждого узла обработки запроса соединены с входами элемента ИЛИ своего узла обработки запроса, выход элемента ИЛИ каждого узла обработки запроса соединен с третьими входами элементов И первай группы и с установочными входами второго триггера своего узла обработки запроса, прямой выход которого соединен с первым установочным входом первого триггера своего узла обработки запроса, тактовые входы второго триггера соединены с первым выходом тактового генератора, второй выход которого соединен с тактовыми входами первого триггера,запросный вход система соединен с вторым установочным входом первого триггера, выход каждого i-го элемента И второй группы каждого узла обработки запроса соединен с третьим входом (i+1)-ro элемента И второй группы своего узла обработки запроса (i=1... n).

На чертеже показана структурная схема предлагаемой системы.

Система содержит узлы 1 обработки запроса, группу информационных входов-выходов 2 системы, тактовый генератор 3 первую группу элементов

И 4, элемент ИЛИ 5, первый триггер

6, второй триггер 7, вторую группу элементов И 8, группу кодовых входов

9 система, запросный вход 10 системы.

Система работает следующим образом.

Пусть в какой-то момент времени всеми запросными входами 10 системы выставлены запросы на прерывание.

По импульсу генератора 3 .сигналы появляются на прямых выходах триггеров 7 и тем саьым на третьих входах элементов И 4 появляется разрешающий потенциал, который открывает эти элементы в каждом узле 1 при условии,что нет запрещающего потенциала на вторых входах этих элементов.Поэтому коды приоритетов узлов

1 проходят на выходы элементов

И 4, а так как эти выходы соединены

3 10 87 с выходами 2 по схеме монтажного

ИЛИ, то код на выходах 2 равен дизьюнкцни кодов приоритетов узлов 1.

Для нашего примера этот код равен

111. Код диэъюнкции кодов нсегда больше кодов приоритетности отдель«ых узлов или равен коду приоритетности узла со отаршим приоритетом.

С выходов 2 код дизъюнкции подается на первые входы элементов И 8. На вто-!б рые входы этой группы элементов И запаян код приоритетности узла 1 а третьи. входы соединены с выходом предыдущего элемента И этого же узла 1, кроме элемента II, первый вход которого соединен с camw старшим адресным разрядом А 2.

Рассмотрим последовательно для всех узлов 1 потенциалы, которые появляются на выходах элементов И 8, ра о ботающих,например, с уровнями отрицательной логики (логическому "О" со ответствует высокий уровень,а логической "1" — низкий уровень .

Условимся элемент И из группы элементов И 8,третий вход которого соединен с самым старшим разрядом

А 2, называть элементом И второго разряда. Соответственно два оставшиеся элемента — элемантами И первого и нулевого разрядов.

Для узла 1 с самым младшим кодом приоритетности 001 на выходе элемента И второго разряда появляется низкий уровень, который пройдет по элементу ИЛИ 5 на выход и явится запрещающим для элементов И 4. Аналогичное происходит для узлов с кодом приоритетности 010 и 011.

Для узла с кодом приоритетности

100 появляется высокий уровень на

40 выходе элемента И второго разряда, но так как теперь на выходах всех элементов И первого разряда — высокие уровни, то на его выходе появляется низкий уровень, который также

45 явится запрещающим для элементов,, И 4 узла 1 с указанным кодом приоритетности 100.

Аналогичное имеет. место и для узла с кодом приоритетности 101.

997 4

Для узла с кодом приоритетности 110 высокие уровни будут на выходах элементов И второго и первого разря . дов, а на ныходе элемента И нулевого разряда также будет низкий уровень— запрещающий для элементов И 4 этого узла l, На выходах всех трех элементов

И 4 с саум старшим кодом приоритетности 111 будет высокий уровень.Поэтому все узлы 1, кроме узла с кодом приоритетности I l l,íà÷èíàþò

"снимать" свои коды с выходон 2,и только узел 1 с кодом источника прерывания старшего приоритета 11! сохраняет свой код на этих выходах.

По сигналу генератора 3 код может быть передан в приемник кода приоритетности и узел 1 после этого снимает сигнал .с входа !О. До момента обслуживания этот код будет зафиксирован на ныходах 2, так как по следующему такту генератора 3 низкий уровень с выхода триггера 6 перепишется на триггер 7. Поэтому до момента обслуживания узла 1 с..кодом приоритетности 111 на выходах всех триггеров 7,кроме триггера узла 1 с кодом 111, будет низкий — запрещающий уровень.

После .того, как будет обслужен узел с кодом приоритета Ill,он снимает свой запрос прерывания и тем самым убирается разрешающий потенциал с ныхода триггера 7 в узле 1.

В дальнейшем работа схемы аналогична рассмотренному случаю с той разницей,что. после того,как "снимут" свои коды узлы 1 с кодами приоритетности 001, 010,011,100 и 101, на входах 2 остается код 110,но и при этом коде в названных узлах с кодами приоритетности, меньшими, чем 110, сохраняются запрещакщие уровни.

Применение предлагаемого изобретения позволяет сократить объем оборудования системы и повысить ее быстродействие.

1087997

ВНЯИПИ 3 ак аэ 26 74/46 Жир аж 699 Подписное

Филиал ППП "Патент", г.Ужгород, ул.Проектная, 4

Система кодирования запроса прерывания старшего приоритета Система кодирования запроса прерывания старшего приоритета Система кодирования запроса прерывания старшего приоритета Система кодирования запроса прерывания старшего приоритета 

 

Похожие патенты:

Изобретение относится к области вычислительной техники и автоматического контроля и может быть использовано в устройствах прерывания программ, управления потоками данных и формирования исполнительного адреса банков данных в логических процессорах

Изобретение относится к вычислительной технике и используется в автоматических системах управления технологическими процессами

Изобретение относится к вычислительной технике

Изобретение относится к системе и способу для обеспечения возможности исполнения кода режима управления системой (SMM) во время защищенной работы в микропроцессорной системе

Изобретение относится к области вычислительной техники, в частности к системам прерывания ЭВМ

Изобретение относится к вычислительной технике, а именно к процессорам, предназначенным для работы в многозадачном режиме и содержащим аппаратные средства для автоматического переключения контекста задач и процедур

Изобретение относится к области вычислительной техники, а именно к микропроцессорам и микроконтроллерам

Изобретение относится к вычислительной технике
Наверх