Дешифратор корректирующего кода

 

ДЕШИФРАТОР КОРРЕКТИРУЮЩЕГО КОДА, содержащий подключенные к входньи шинам инверторы, первую и вторую группы кодовых элементов И, входы которых соединены соответственно с соответствующими входными шинами не . выходами соответствующих инверторов, отличаю щи и с я тем, что, с целью повьшения надежности, в него введены первая и вторая группы буферных усилителей, первьй и второй блоки выделения неравновесных комбинаций, первый и второй элементы И, первый и второй доп6лнительш 1е буферные усилители , дополнительный инвертор, блок проверки на четность и блок, контроля, причем выходы кодовых элементов И первой и второй группы через соответствующие буферные усилители первой и второй группы попарно объединены и подключены к соответствующим первым . выходным шинам, входы первого и второго блоков вьщеления неравновесных комбинаций соединены соответственно с входными шинами и с выходами инверторов , а выходы - подключены к соответствующим входам блока контроля, к первым входам соответственно первого и второго элементов И и через соответственно первый и второй дополнительные буферные усилители соединены с,соответствующими вторыми выходными шинами, при этом вторые входы первого и второго элементов И соединены с шиной тактирования, первым управляющим входом блока контроля и I через дополнительньй инвертор - с управлякмцими входами первого и второ (Л го дополнительных буферных усилителей, выходы первого и второго элементов И подключеш к управляющим входам буферньк усилителей соответственно первой и второй группы, кроме того выходы кодовых элементов И первой и второй группы подключены к соответствующим 00 СХ) входам блока контроля, выходы которого соединены с соответствующими третьими выходными шинами, а второй управляющий вход блока контроля подключен к выходу блока проверки на чётность , входы которого соединены с соответствующими входными шинами.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

3<ю " 03 К 13/32 г

ОПИСАНИЕ ИЗОБРЕТЕНЙЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ выходным шинам, входы первого и второго блоков выделения неравновесных комбинаций соединены соответственно с входными шинами и с выходами инверторов, а выходы — подключены к соответствующим входам блока контроля, к первым входам соответственно первого и второго элементов И и через соответственно первый и второй дополнительные буферные усилители соединены с соответствующими вторыми выходными шинами, при этом вторые входы первого и второго элементов И соединены с шиной тактирования, первым управляющим входом блока контроля и через дополнительный инвертор — с ф

Ф управляющими входами первого и второго дополннгелыв|х буферных уонлнгелед, Е/Е выходы первого и второго. элементов И С подключены к управляющим входам буферных усилителей соответственно первой и второй группы, кроме того выходы кодовых элементов И первой и второй группы подключены к соответствующим входам блока контроля, выходы которого соединены с соответствующими третьими выходными шинами, а второй управляющий вход блока контроля подключен к выходу блока проверки на четность, входы которого соединены с соответствующими входными шинами.

ГОСУДАРСТВЕННЫЙ HOMHTET СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3541894/18-21 (22) 17.01.83 (46) 23.04.84. Бюл. 9 15 (72) В.ЭеВершков (53) 681.142.019 ° 3(088.8) (56) 1. Электрические схемы демультиплексоров 133ИДЗ, 133ИД4. Технические условия 3.088.023 ТУ.

2. Авторское свидетельство СССР

N 961699, кл. Н 03 К 13/24, 10.06.80. (54)(57) ДЕШИФРАТОР КОРРЕКТИРУЮЩЕГО

КОДА, содержащий подключенные к входным шинам инверторы, первую и вторую группы кодовых элементов И, входы которых соединены соответственно с соответствующими входными шинами и с выходами соответствующих инверторов, отличающий с я тем, что, с целью повышения надежности, в sего введены первая и вторая группы буферных усилителей, первый и второй бло" ки выделения неравновесных комбинаций, первый и второй элементы И, первый и второй дополнительные буферные усилители, дополнительный инвертор, блок проверки на четность и блок контроля, причем выходы кодовых элементов И первой и второй группы через соответствующие буферные усилители первой и второй группы попарно объединены и подключены к соответствующим первым

SU<„, 1088117 А

1088117

Изобретение относится к импульсной и вычислительной технике и может быть использовано в устройствах передачи цифровой информации в кодах, получаемых с помощью матриц Адамара. 5

Известны дешифраторы, содержащие входные шины, инверторы и матрицу из элементов И (! ).

Недостатком этого устройства является большой объем аппаратуры !0 дешифрирующей среды, что снижает надежность.

Наиболее близким к предлагаемому по технической сущности является прямоугольный дешифратор, содержащий подключенные к входным шинам инверторы, первую и вторую группы кодовых элементов И, входы которых соединены соответственно с соответствующими входными шинами и с выходами соответ- 20 ствующих инверторов 2 ).

Недостатком известного устройства является невысокая надежность, обусловленная невозможностью обнаружения ошибки во входной информации при дешифрации избыточных кодов.

Целью изобретения является повышение надежности.

Эта цель достигается тем, что в дешифратор корректирующего кода, содержащий подключенные к входным шинам инверторы, первую и вторую группы кодовых элементов И, входы которых соединены соответственно с соответствующими входными шинами и

35 с выходами соответствующих инверторов, введены первая и вторая группы буферных усилителей, первый и второй блоки выделения неравновесных комби40 наций, первый и второй элементы И, первый и второй дополнительные буферные.усилители, дополнительный инвертор, блок проверки на четность и блок контроля, причем выходы кодовых

45 элементов И первой и второй группы через соответствующие буферные усилители первой и второй группы попарно объединены и подключены к соответ\ ствующим первым выходным шинам, входы первого и второ ro блокоц выделения неравновесных комбинаций соеди- ,иены соответственно с входными шинами и с выходами инвертора, à выходы — подключены к соответствующим входам блока контроля, к первым входам соответственно первого и второго элементов И и через соответственно первый и второй дополнительные буферные усилители соединены с соответствующими вторыми выходными шинами, при этом вторые входы первого и второго элементов И соединены с шиной тактирования, первым управляющим входом блока контроля и через дополнительный инвертор — с управляющими входами первого и второго дополнительных буферных усилителей, выходы первого и второго элементов И подключены к управляющим входам буферных усилителей соответственно первой и второй группы, кроме того выходы кодовых элементов И первой и второй группы подключены к соответствующим входам блока контроля, выход котороro соединены с соответствующими третьими выходными шинами, а второй управляющий вход блока контроля подключен к выходу блока проверки на четность, входы которого соединены с соответствующими входными шинами.

На чертеже приведена функциональная схема устройства.

Дешифратор содержит первую и вторую группы кодовых элементов И и 2, первую и вторую группы буферных усилителей 3 и 4, первый и второй дополнительные буферные усилители 5 и б, первый и второй элементы И 7 и 8, инверторы 9, дополнительный инвертор 10, первый и второй блоки 1 1 и 12 выделения неравновесных комбинаций, блок 13 проверки на четность, блок 14 контроля, входные шины 15, шину 16 тактирования, первые, вторые и третьи выходные шины 17 — 19.

Входные шины 15 дешифратора соединены с соответствующими входами кодовых элементов И 1 первой группы, входами инверторов 9, входами блока 13 проверки на четность и входами первого блока 11 выделения неравновесных комбинаций. Выходы инвертора 9 соединены с соответствующими входами кодовых элементов И 2 второй группы и входами второго блока 12 выделения неравновесных комбинаций. Выходы кодовых элементов И 1 и 2 первой и второй групп подключены к входам соответствующих буферных усилителей 3 и 4 первой и второй групп, выходы которых попарно объединены и подклн чены к соответствующим первым выходным шинам 17. Выходы первого и второго блоков 11 и 12 выделения неравновесных комбинаций подключены к входам соответственно первого и второго дополнительных буферных усилителей 5

0 0 0 1 1

0 1 1 0 О

1 I 0

1 1 0

3 10881 и 6, к первым входам первого и второго элементов И 7 и 8 и к соответстующим входам блока 14 контроля. Выходы дополнительных буферных усилителей 5 и 6 соединены с вторыми выходными шинами 18. Вторые входы первого и второго элементов И 7 и 8 соединены. с шиной 16 тактирования, первым управляющим входом блока t4 контроля и через дополнительный инвертор 10— с управлякицими входами дополнительных оуферных усилителей 5 и б. Выходы первого и второго элементов И 7 и 8 подключены к управляющим входам буферных усилителей 3 и 4 соответствен- 15

0 0 0 0 0 0 О 0

0 0 0 0 1 1 1

0 0 1 1 0 0 1

0 0 1 1 1 1 0 0

0 f 0 1 0 1 0 t

О 1 0 1 1 0 1 0

О 1 1 0 0 1 1 0

0 1 1 0 1 0 О 1

В случае безошибочного поступления кода на входные шины 15, например, при поступлении комбинации 00110011 в первой группе кодовых элементов И 1, срабатывает элемент, четыре входа которого подключены к соответствующим входным шинам 15, как раз тем, по ко- 4р торым поступают "!". При этом ни один другой кодовый элемент И 1 в этой группе не срабатывает, так. как из четырех входов у этих элементов в состоянии "0" остаются, как минимум, два 45 входа. Будучи проинвертирован инверторами 9, этот же код вызывает срабатывание во второй группе кодового элемента И 2, соответствующего инверс. ному значе ию поступившей кодовой ком- 5р бинации, т.е. комбинации 1100 1100.

Аналогично во второй группе не срабатывает ни один apyroA кодовый зле мент И 2, не срабатывают в этой ситуации и блоки 11 и 12 выделения не-.: равновесных комбинаций, которые настроены иа дешифрацию только двух не» равновесных комбинаций.

17 но первой и второй группы. Второй управляющий вход блока 14 контроля соединен с выходом блока 13 проверки на четкость, остальные входы блока 14 контроля подключены к выходам кодовых элементов И 1 и 2 первой и второй группы, а выходы блока 14 контроля соединены с .соответствующими третьими выходными шинами 19.

Работа дешифратора поясняется на примере расшифровки корректирующего кода, образованного из матрицы Адамара размерности 8х8. Этот код имеет ,следующие шестнадцать комбинаций:

1 0 0 1 0 1 1 0

1 0 0 1 1 0 0 1

1 0 1 0 О 1 0 1

1 0 1 0 0 1 0

1 1 1 1 0 0 О О

1 1 1 1 1 1 1

Соответственно на выходах сработавших кодовых элементов И 1 и 2 име" ют место сигналы низкого уровня, а на выходах несработавших кодовых элементов И t и 2, а также выходах блоков 11 и 12 - потенциалы высокого уровня. Последние удерживают элементы И 7 и 8 в открытом состоянии, а дополнительные буферные усилители 5 и 6. — в закрытом.

При поступлении с шины 16 тактирования сигнала опроса дешифратора (подается в виде потенциала высокого уровня) элементы И 7 и 8 срабатывают, что пропускает сигнал опроса (низкий уровень) на управляющие входы буферных усилителей 3 и 4. Это разрешает пропуск на выходы этих усилителей сигналов с их информационных входов.

Соответственно на выходах буферных усилителей 3 и 4, кодовые элементы И 1 и 2 которых не сработали, остаются сигналы высокого уровня, а на выходах буферных усилителей 3 и 4, 1088117 кодовые элементы И 1 и 2 которых сработали, — сигнал низкого уровня.

Выходе буферных усилителей 3 и 4, относящиеся к прямым и соответствующим им инверсным кодовым комбинаци — 5 ям, попарно объединены путем монтажного ИЛИ (резисторы привязки выходного уровня не показаны). Такие объединенные выходы буферных усилителей 3 и 4 соединены с первыми выходными шинами 17, в которых появляется выходной расшифрованный сигнал от сработавшей пары буферных усилителей 3 и 4.

Так как на входные шины 15 поступает безошибочный код, который содержит четное число единиц, то блок 13 проверки на четкость не срабатывает, при этом на третьих выходных шинах 19 какие-либо сигналы отсутству- 20 ют.

Аналогичным образом дешифратор срабатывает при поступлении любых других равновесных кодовых комбинаций. При поступлении одной из неравновесных кодовых комбинаций в дешифраторе срабатывает один из блоков 11 и 12.

Дешифрация осуществляется следующим образом. 30

Например, при поступлении кода 1111 1111 в первой группе срабатывают все кодовые элементы И 1, а с выхода блока 11 поступает сигнал низкого уровня. В результате элемент И 7 закрывается, блокируя опрос буферных усилителей 3, а дополнительный буферньп» усилитель 5 открывается, разрешая прохождение тактирующего сигнала. При этом в группе инверс"40 ных комбинаций при коде 1 111 1111 не срабатывает ни один кодовый элемент И 2, ни блок 12.

При поступлении сигнала с шины 1б 4 .тактирования на выход дополнительного буферного усилителя 5 пропускается сигнал, что обеспечивает выдачу расшифрованного выходного сигнала на соответствующую выходку шину 18. Как и в предыдушем случае, блок 13 про50 верки на четность не срабатывает, при этом на выход блока 14 контроля какие-либо сигналы не выдаются.

Аналогичная работа имеет место при расшифровке неравновесной комбинации, сбдержащей все нули. В этом случае срабатывает блок 12, подключенный к выходам инверторов 9, где в этом случае формируется комбинация 1111 1111.

В работе дешифратора при коррекции одиночных ошибок, необходимо выделить два случая искажений входной информации: ошибка вида "наводка", когда в каком-либо разряде истинный входной сигнал "О" переходит в состояние "1" и ошибка вида "стирание", когда вместо истинного сигнала

"1" поступает "0".

Если в равновесной комбинации 0011

0011 произошло искажение вида "наводка", в результате которого на входные шины 15 поступил код 0111 0011, то в первой группе кодовых элементов И 1 срабатывает тот же элемент, который относится к безошибочной комбинации, так как на все его четыре входа поступают "1" сигналы. В группе кодовых элементов И 2 не срабатывает ни один элемент, так как при инвертировании входной комбинации образуется код 1000 1100, при котором ни у одного кодового элемента И 2 не будут "I"ñèãíàëû на всех четырех входах. Не чувствительны к этой ситуации и блоки 11 и 12.

Срабатывание кодового элемента И достаточно, чтобы на выходной шине 17, соответствующей истинному коду 0011 0011, появился штатный выходной сигнал. Однако сам факт возникшей ошибки не остается пропущенным.

В этом случае на выходе блока 13 проверки на четность появляется выходной сигнал, свидетельствующий о нарушении четности количества единиц в поступившей входной комбинации. Этот сигнал поступает на вход блока 14 контроля и, при поступлении сигнала с шины 16 тактирования, на соответствующей выходной шине 19 появляется сигнал, свидетельствующий о коррекции ошибки в первой группе.

Если в равновесной комбинации про-. изошла ошибка вида "стирание", например, вместо комбинации 0011 0011 поступила комбинация 0010 0011, то дешифратор работает следующим образом.

В первой группе кодовых элементов И 1 не срабатывает ни один элемент, так как на их входах имеются

Bcего три единицы. Однако во второй группе, где после инвертирования образуется код 1101 ti00 срабатывает кодовый элемент И 2, соответствующий истинной входной комбинации 0011 0011.

10881 17

В результате, несмотря на отсутствие сигнала с первой группы, на соответствующей выходной шине 17 появляется штатный выходной сигнал, формируемьпЪ кодовым элементом И 2 второй группы. S

В этом случае блок 14 контроля выдает сигнал на соответствующую выход-. ную шину 19, свидетельствуя о коррекции ошибки второй группой.

В комбинации 1111 1111 возможны только ошибки вида "стирание", а в комбинации 0000 0000 только вида

"наводка".

Если произошло "стирание", например поступил код 1101 1111, то срабатывает блок 11. Это блокирует прохождение тактирующего сигнала на опрос буферных усилителей 3 и раэре» шает выдачу сигнала дополнительным буферным усилителем 5, откуда этот сигнал проходит на выходную шину 18, соответствующую безошибочной комбинации 1111 1111. При этом во второй группе, где на выходах инверторов 9 удерживается код 0010 0000, не срабатывает ни один кодовый элемент И 2, ни блок 12.

Факт нарушения четности единиц в поступившей комбинации фиксируется блоком 13, сигнал с выхода которого запускает блок 14 контроля, который вырабатывает на соответствующей вы.ходной шине 19 сигнал о коррекции ошибки первой группой.

При поступлении комбинаций 0000

0000 в дешифраторе работает блок 12, который фактически выделяет код 1111

1111, йолучаемый после инфертирования исходной комбинации. Механизм действия этого блока и дешифратора в целом аналогичен рассмотренному.

Если на вход. поступает какая-.либо из запрещенных комбинаций, т.е. такая, которая не входит в состав безошибочных, либо содержащих любую одиночную ошибку, в дешифраторе срабатывает блок 14 контроля, сигнал о такой ситуации выдается на соответствующую выходную шину 19, свидетельствуя о многократной ошибке.

Наконец, в дешифраторе контролируются его собственные ошибки.

В частности, если при обнаружении нарушения четности, тактирующий сигнал фиксирует в блоке 14 факт срабатывания сразу двух групп, то вырабатывается контрольный сигнал, поступающий на соответствующую выходную шину 19, свидетельствуя об обнаружении ошибки дешифрации.

Таким образом, благодаря введению буферных усилителей, дополнительных элементов И, блоков выделения неравновесных комбинаций, блока проверки на четность, блока контроля и дополнительного инвертора, в устройстве обеспечивается надежная дешифрация избыточного кода.

1088! 17

ВНИКНИ 3 ах ектиая, 4