Устройство для синусно-косинусного преобразования кода в напяжение
1. УСТРОЙСТВО ДЛЯ СИНУСНОКОСИНУСНОГО ПРЕОБРАЗОВАНИЯ КОДА В НАПРЯЖЕНИЕ, содержащее первый, второй третий и четвертый аналоговые запоминающие блоки, выход второго из которых соединен с первыми входами первого и третьего ailanoroBbix запоминающих блоков, и распределитель импульсов , первый выход которого соединен с .управляющими входами первого и третьего аналоговых запоминающих блоков, а второй выход - с управляющими входами второго и четвертого аналоговых запоминающих блоков, о тличающееся тем, что, с целью расширения области применения путем одновременного формирования инвертированных и неинвертированных значений синусной и косинусной функций и изменения амплитуды формируемых функций в широком диапазоне, оно содержит преобразователь кода в напряжение и два переключателя, при этом вход второго аналогового запоминающего блока через первый переключатель соединен с выходом первого аналогового запоминающего блока и с выходом преобразователя кода в напряжение. те fnr.ff.y-5: ;-.; . щ Ijte -f i iij i вход четвертого аналогового запомин ающего блока через второй переключатель соединен с выходом третьего аналогового за:поминающего блока и с шиной цулевого потенциала, выход третьего аналогового запоминающего блока соединен с вторым входом первого аналогового запоминающего блока, вьгаод четвертого аналогового запоминакщего блока соединен с вторым входом третьего аналогового запоминающего блока, информационный вход преобразователя кода в напряжение соединен с шиной задания кода амплитуда устройства, а его синхронизирующий вход - с третьим выходом распределителя импульсов, четвертый выход которого соединен с управляющими входами первого и второго neper ключателей, вход начальной установки распределителя импульсов соединен с щиной задания аргумента устройства. 2. Устройство по П.1, отличающееся тем, что, аналоговый запоминающий блок содержит опера30 ционный усилитель, между выходом и . :о :л инвертирующим входом которого включен запоминающий конденсатор, вход;ЭО ные масштабирующие резисторы по чисэо лу входов блока, первые выводы которых соединены с соответствующими входами блока, вторые выводы объединены и через ключ соединены с инвертирзта щим входом операционного усилителя, между выходом которого и вторым выводом входного масштабир5тои;его резистора включен масштабирующий резистор обратной связи, аькод операционного усилителя является выходом блока, управляющий вход ключа является уп . равляющйм входом блока.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕОЪБЛИН.(19) (tl}
g g С 06 С 7/22
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
llO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3533914/18-24 (22) 30. 12 ° 82 (46) 30.04.84. Бюл. 16 (72) В.В. Мясников и С.А. Илюшин (71) Московский ордена Ленина и ордена Октябрьской Революции авиационный институт им. Серго Орджоникидзе (53} 681.3(088. 8) (56} i. "Electroniks", 1975, 48, ¹20, 104-105 °
2. Вычислительная техника., Справочник под ред, Г. Хаски и Г.Кориа.
Т,1, "Энергия",:1964,с.553(прототип)., (54)(») 1. УСТРОЙСТВО ДЛЯ СИНУСНОКОСИНУСНОГО ПРЕОБРАЗОВАНИЯ КОДА
В НАПРЯЖЕНИЕ, содержащее первый, второй третий и четвертый аналоговые запоминающие блоки, выход второго из которых соединен с первыми входами первого и третьего аналоговых запоми-. нающих блоков, и распределитель импульсов, первый выход .которого соединен с управляющими входами первого и третьего аналоговых запоминающих блоков1 а второй выход — с управляющими входами второго и четвертого аналоговых запоминающих блоков, о тл и ч а ю щ е е с я тем, что, с целью расширения области применения путем одновременного формирования инвертированных и неинвертированных значений синусной и косинусной функций и изменения амплитуды формируемых функций в широком диапазоне, оно содержит преобразователь кода в напряжение и два переключателя, при этом вход второго аналогового запоминающего блока через первый переключатель соединен с выходом первого аналогового запоминающего блока и с выходом преооразователя кода в напряжение, вход четвертого аналогового sanoминающего блока через второй переключатель соединен с выходом третьего аналогового запоминающего блока и с шиной нулевого потенциала, выход третьего аналогового запоминающего блока соединен с вторым входом первого аналогового запоминающего блока, вымод четвертого аналогового запомио нающего блока соединен с вторым входом третьего аналогового запоминающего блока, информационный вход преобразователя кода в напряжение соединен с шиной задания кода амплитуды устройства, а его синхронизирующий вход — с третьим выходом распределителя импульсов, четвертый выход которого соединен с управляющими входами первого и второго пере-... ключателей, вход начальной установки распределителя импульсов соединен с шиной задания аргумента устройства.
2. Устройство по ц.1, о т л и— ч а ю щ е е с. я тем, что, аналоговый запоминающий блок содержит операционный усилитель, между выходом и инвертирующим входом которого включен запоминающий конденсатор, входные масштабирующие резисторы по числу входов блока, первые выводы которых соединены с соответствующими входами блока, вторые выводы объединены и через ключ соединены с инвертирую, щим входом операционного усилителя, между выходом которого и вторым выводом входного масштабирующего резистора включен масштабирующий резистор обратной связи, выход операционного усилителя является выходом блока, управляющий вход ключа является уп равляющим входом блока.
588 2 руя на выходе квантованное синусоидальное или косинусоидальное напряжение в зависимости от начальных условий (2 3.
Недостатком прототипа является. ограниченная область применения, поскольку он не может формировать одновременно синусоидальное и косинусоидальное напряжения, а также менять в широком диапазоне амплитуду формируемых сигналов.
Цель изобретения — расширение области применения путем одновременного формирования инвертированных и неинвертированных значений синусной и косинусной функций и изменения амплитуды формируемых функций в широком диапазоне.
Указанная цель достигается тем, что устройство дяя синусно-косинусного преобразования кода в напряжение, содержащее первый, второй, третий и четвертый аналоговые запоминающие блоки, выход второго из которых соединен с первыми входами первого и третьего аналоговых запоминающих блоков, и распределитель импульсов, первый выход которого соединен с управляющими входами первого и третьего аналоговых запоминающих блоков, а второй выход — с управляющими входами второго и четвертого аналоговых запоминающих блоков, содержит преобразователь кода в.напряжение и два переключателя, при этом вход второго аналогового запоминающего блока через первый переключатель соединен с выходом первого аналогового запоминающего блока и с выходом преобразователя кода в напряжение, вход четвертого аналогового запоминающего блока через второй переклю-чатель соединен с выходом третьего . аналогового запоминающего блока и с шиной нулевого потенциала, выход третьего аналогового запоминающего блока соединен с вторым входом первого аналогового запоминающего блока, выход четвертого аналогового запоминающего блока соединен с вторым вхо6 дом третьего аналогового запоминаю- щего блока, информационный вход преобразователя кода в напряжение соединен с.шиной .задания кода амплитуды устройства, а его синхронизирующий вход — с третьим выходом распределителя импульсов, четвертый выход которого соединен с управляющими входами первого и второго переключателей, 55
1 1089
Изобретение относится к вычислительной технике и может быть использовано в аналого-цифровых вычислительньж и управляющих системах и устройствах.
Известно устройство формирования дискретных выборок синусоидального сигнала, содержащее блок управления, выходы которого через комбинационный преобразователь кодов связаны с входами аналогового коммутатора, который коммутирует токи, задаваемые резистивной матрицей, вьжод мультиплексора соединен с входами выходного операционного усилителя, осуществляющего суммирование токов и их преобразование в выходное напряжение (1 ).
Недостатком известного устройства является большая сложность, обусловленная наличием кодового преобразователя и необхоцимостью формирования в отдельности каждой выборки синусоидального напряжения, что при большом количестве выборок требует многоступенчатого аналогового коммутатора и большого количества прецизионных резисторов с широким диапазоном номиналов.
Для данного устройства также харак"
30 терно ограничение по точности. Кроме того, оно имеет ограниченные функциональные возможности, так как осуществляет формирование только одного, функционального сигнала, в то время как в ряде приложений спектрального анализа необходимо формировать гармонические функции с дискретными фазами и широким диапазоном амплитуд.
Наиболее близким по технической сущности является устройство для си40 нусно-косинусного преобразования ко. да (импульсной последовательности) ° в напряжение, содержащее четыре аналоговых запоминающих блока, соединенных последовательно, и инвертор, причем входы первого блока соединены с выходом второго блока и выходом инвертора, а выход четвертого блока соединен с входом инвертора. Управляющие входы первого и третьего аналоговьж запоминающих блоков подключены к первому выходу распределителя импульсов, а управляющие входы второго и четвертого входов — к второму выходу-распределителя импульсов. Указанные пары поочередно переводятся из режима запоминания в режим интегрирования и обратно, форми9588 4 последовательности С, С, число импульсов в них определяется начальным кодом счетчика 20.
В результате блоки 1 и 2 и блоки
3 и 4 поочередно находятся в режиме слежения и в режиме хранения.
Первый импульс из последователь ности С> замыкает ключи аналоговых запоминающих блоков 1 и 2. При этом на выходе первого из них устанавливается напряжение ч =-(K о+к E„)=-E яда, где К, К „ - коэффициенты передачи блока 1 по первому и второму входам (К „=содд|Р; =додд .) йУ вЂ” квант изменения аргумента.
На первый вход блока 2 подается выходное напряжение блока 1. По этому входу в блоке 2 установлен коэфк2 фициент 1 - + 12, По второму
11 21 11 К
K„2 входу установлен коэффициент К22=
С учетом значений коэффициентов на 1 выходе блока 2 устанавливается напря"с = „„ д=-Ед cos 9 .
После окончания импульса последовательности CZ блоки 1 и 2 переходят в режим хранения, во время которого их выходные напряжения фиксированы. На выходах блоков 3 и 4, которые переводятся импульсом последовательности С в режим слежения, устанавливаются напряжения
«gp g3AQ J = Е cos 69
1 1
На втором такте в течение первого полутакта на выходе блока I устанавливается напряжение
=-Е яп(ЬИ), 2 а на выходе блока 2 устанавливается напряжение
"С2 <А (2< l °
Во втором полутакте на выходе блока 3 устанавливуется напряжение
>g =-"5 = (1
52 А а на выходе блока 4 ,ъР
С >С -Е4С ЭРДЮ
Для произвольного и. -го такта значения выходных напряжений имеют вид:
;ф Ф
М5 =-E>s 3 108 вход начальной установки распределителя импульсов соединен с шиной задания аргумента устройства. I, Аналоговый запоминающий блок содержит операционный усилитель, между 5 выходом и инвертирующим входом которого включен запоминающий конденсатор, входные масштабирующие резисторы по числу входов блока, первые выводы которых соединены с соответствующими .входами блока, вторые выводы объединены и через ключ соединены с инвертирующим входом операционного усилителя, между выходом которого и вторым выводом входного масштабирующего резистора включен масштабирующий резистор обратной связи, выход операционного усилителя является выходом блока, управляющий вход ключа является управляющим входом блока. На фиг.1 представлена схема устройства; на фиг.2 - возможное выполнение распределителя импульсов; на фиг.3 —временные диаграммы. Устройство содержит аналоговые запоминающие блоки 1-4, переключатели 5 и 6, .преобразователь 7 кода в напряжение, шину 8 задания кода амплитуды, распределитель 9 импульсов, шину 1.0 задания аргумента. Аналого- вые запоминающие блоки 1-4 выполнены 30 идентично и содержат операционный усилитель 11, масштабирующие резисторы 12-14, запоминающий конденсатор 15. Распределитель 9 импульсов (фиг.2) содержит 9 -триггеры 16 и 17, счетный3 триггер 18 R5 -триггер 19, вычитающий счетчик 20,элементы 21 и 22 задержки, элементы И 23-26, элемент ИЛИ 27. Устройство работает следующим образом. По команде "Старт" в вычитающий счетчик 20 распределителя 9 импульсов и в преобразователь 7 кода в напряжение заносятся коды аргумен- 4> та и амплитуды, вырабатывается импульс управления C подключающий входы аналоговых запоминающих блоков 3 и 4 к шине нулевого потенциала и к выходу преобразователя 7 соответственно. Одновременно первые импульсы последовательности С замыка.ют ключи блоков 3 и 4 в результате производится запись в них начальных значений синуса и косинуса. 55 В дальнейшем распределитель 9 импульсов вырабатывает две сдвинутые одна относительно другой импульсные 1089588 1000 О -1 -0,383 «0,926 1001 -0,707 -0,707 -0,926 -0,383 -1 . О 1010 I 011 1100 -0,926 0,383 -0,707 0,707 -0,383 . 0,926 1101 1110 0000 0,383 0,767 0,926 0,926 О, 707 45 0001 0010 0,383 0011 О -0,383 -0,707 0100 0101 0110 0,926 0,707 -0,926 0,383 0111 5 О = Е (п(пИ); У = Е со15 (И . я П Таким образом, проводя последовательно запись-перезапись сформированных согласно приведенным соотно5 шениям сигналов на входах и выходах аналоговых запоминающих блоков, получаем последовательность выборок, значения которых определяются кодом амплитуды и синусно-косинусной функцией текущего кода аргумента. После завершения h тактов на выходе уст.ройства устанавливаются напряжения, значения которых представляют собой cHHgcBo KocHHgcH функцию QT KOCH- 15 чества тактов, т.,е. от кода аргумента. Пример. Пусть задано количество разрядов кодов аргумента Мд = 4 и амплитуды Кд„,,=4. Тогда квант кода аргумента равен 89=2Ti/2 =Ц8, 4 а коэффициенты по соответствующим входам суммирующих аналоговых запоминающих устройств равны КÄ =as(it/8 = 0,92Ь;К„ =баю(Т/8 } = 0,383; к 25 К12 «К42 21 К11+ = 1,084 i Z2= j!, =0!4<> 11 При диапазоне изменения амплитуды 0-4 В и двоичном коде амплитуды 0100 получаем значение амплитуды зо Е =1 В. Напряжения на выходе устройства как функция кода аргумента для приведенных исходных данных сведены в таблицу (инвертированные значения не приводятся). Продолжение таблицЫ I Т Таким образом, предлагаемый синусно-косинусный преобразователь кода в напряжение позволяет сформировать четыре аналоговых сигнала, соответствующих гармонической функции, сдвинутой на четверть периода. Устройство содержит четыре операционных усилителя, одну интегральную схему линейного цифроаналогового преобразователя, два аналоговых ключа и несложную логическую схему управления. По сравнению с преобразователем, основанным на считывании постоянным запоминающим устройством последовательных значений кода функции и пре . образовании их в аналоговую форму с помощью цифроаналогового преобразователя, следует отметить существенно более простую реализацию пред-лагаемого устройства. Предлагаемое устройство является более простым и по отношению к синусно-косинусному цифроаналоговому преобразователю, содержащему операционные усилители, цифровой управляемый резистор и масштабирующие резисторы. Очевидно, что при и --разрядном коде аргумента обьем оборудования известного устройства про" и порционален 2, в то время как в предлагаемом устройстве минимальные аппаратные затраты не зависят от разрядности входного кода. 1089588 Cine< 1089588 Составитель Г. Осипов Редактор С. Пекарь Техред И.Метелева Корректор М.Шароши Заказ 2936/46 Тираж 699 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5 Филиал ППП Патент", r. Ужгород, ул. Проектная, 4
