Устройство для последовательного выделения единиц из двоичного кода

 

УСТРОЙСТВО ДЛЯ ПОСЛЕДОВАТЕЛЬНОГО ВЫДЕЛЕНИЯ ЕДИНИЦ ИЗ ДВОИЧНОГО КОДА, содержащее регистр , группу элементов И и элемент И, причем единичные входы регистра являются информационными входами устройства, единичные выходы разрядов регистра соединены с первыми входами одноименных элементов И группы, отличающееся тем, что, с целью сокращения объема оборудования, оно содержит элемент ИЛИ, причем выходы элементов И группы являются выходами устройства , инверсный выход каждого i-ro (i l...n, где п - разрядность кода) разряда регистра соединен с соответствующим входом (i + l)-ro и последующих элементов И группы, тактовый вход устройства соединен с первым входом элемента И, второй вход которого соединен с выходом элемента ИЛИ, входы которого соединены с инверсными выходами регистра, входы сброса которого соединены с выходами соответствующих элементов И группы, выход элемента И соединен с соответствующими входами элементов И группы.

ÄÄSUÄÄ 1091164 А

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК з(50 G 06 F 9/46

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ и "

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

CO (21) 3544715/18-24 (22) 25.01.83 (46) 07.05.84. Бюл. № 17 (72) В. А. Мельников, П. И. Кныш и B. С. Харченко (53) 681.325(088.8) .(56) 1. Авторское свидетельство СССР № 690476, кл. G 06 F 7j06, 1977.

2. Авторское свидетельство СССР № 922745, кл. б 06 Р Э)46, 1982 (прототип), (54) (57) УСТРОЙСТВО ДЛЯ ПОСЛЕДОBATEËÜHOÃ0 ВЬ1ДЕЛЕНИЯ ЕДИНИЦ

ИЗ ДВОИЧНОГО КОДА, содержащее регистр, группу элементов И и элемент И, причем единичные входы регистра являются информационными входами устройства, единичные выходы разрядов регистра соединены с первыми входами одноименных элементов

И группы, отличающееся тем, что, с целью сокращения объема оборудования, оно содержит элемент ИЛИ, причем выходы элементов И группы являются выходами устройства, инверсный выход каждого i-го (i=1...п, где и — разрядность кода) разряда регистра соединен с соответствующим входом (i+1)-го и последующих элементов

И группы, тактовый вход устройства соединен с первым входом элемента И, второй вход которого соединен с выходом элемента ИЛИ, входы которого соединены с инверсными выходами регистра, входы с6роса которого соединены с выходами соответствующих элементов И группы, выход элемента И соединен с соответствующими входами элементов И группы.

1091164

Составитель М. Кудряшев

Техред И. Верес Корректор О. Билак

Тираж 699 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1! 3035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4

Редактор Е. Кривина

Заказ 2827/45

Изобретение относится к вычислительной технике и может быть использовано в схемах приоритета, в системах аппаратного контроля средств вычислительной техники, в ассоциативных запоминающих устройствах.

Известно устройство для последовательного выделения единиц из п- разрядного двоичного кода, содержащее два регистра, элементы И, ИЛИ и триггер (1).

Недостатком этого устройства является значительный объем оборудования. 1О

Наиболее близким по технической сущности к предлагаемому является устройство для выделения единиц из двоичного кода, содержащее два регистра, три группы элементов И, группу элементов «Запрет», причем группа единичных выходов первого регистра является группой информационных выходов устройства, группа входов второго регистра является группой входов устройства, группа выходов элемента И соединена с первыми входами элементов И первой груп- го пы, выходы которых соединены с первыми входами элементов И второй группы, выходы которых соединены с единичными входами триггеров первого регистра (2).

Недостатком этого устройства является большой объем оборудования.

Цель изобретения — сокращение объема оборудования.

Поставленная цель достигается тем, что в устройство для последовательного выделения единиц из двоичного кода, содержащее регистр, группу элементов И и элемент

И, причем единичные входы регистра являются информационным входами устройства, единичные выходы разрядов регистра соединены с первыми входами одноименных элементов И группы, введен элемент ИЛИ, 35 причем выходы элементов И группы являются выходами устройства, инверсный выход каждого i-го (i=1...n, где и — разрядность кода) разряда регистра соединен с сответствующими входом (i+1)-го и последующих элементов И группы, тактовый вход 40 устройства соединен с первым входом элемента И, второй вход которого соединен с выходом элемента ИЛИ, входы которого соединены с инверсными входами регистра, входы сброса которого соединены с,вы- 45 ходами соответствующими элементов И группы, выход элемента И соединен с соответствующими входами элементов И группы.

На черТеже представлена функциональная схема устройства.

Устройство содержит регистр 1, группу элементов И 2, — 2„, элемент И 3 и элемент ИЛИ 4, информационные. входы 5 устройства, тактовый вход 6 устройства, информационные выходы 7 устройства.

Устройство работает следующим образом, В исходном состоянии триггеры входного регистра 1 находятся в нулевом состоянии, в результате чего на выходе элемента ИЛИ

4 имеется сигнал логического нуля. Сигнал, поступая на вход элемента И 3, запрещает прохождение через него тактовых импульсов с входа 6 для опроса состояний регистра 1.

При записи кода во входной регистр 1 для выделения из него единиц состояния регистра 1 будет отличным от нулевого и на выходе элемента ИЛИ 4 появится сигнал, разрешающий прохождениее тактовых импульсов с входа 6. Предположим, что во входной регистр записан код 1010. Так как первый разряд входного регистра находится в единичном состоянии, то сигнал логического нуля с нулевого выхода первого триггера 1 регистра 1 запретит выделение единиц с последующих разрядов через элементы И блока элементов И. Таким образом, первый. тактовый импульс произведет выделение (опрос) только первого разряда регистра 1, находящегося в единичном состоянии. Выделенный тактовый импульс первого разряда регистра с выхода элемента И 2, блока элементов И поступает на выход 7 устройства и одновременно обнуляет первый разряд регистра. Обнуление данного разряда регистра позволяет подготовить последующие разряды регистра для их опроса и выдачи с соответствующего элемента И блока на выход устройства 7.

Второй тактовый импульс проводит опрос и выделение импульса с элемента И 2в блока элементов И на выход 7 и одновременно обнуляет триггер третьего разряда регистра. После обнуления регистра 1 на выходе элемента ИЛИ 4 появляется сигнал логического нуля, который запрещает прохождение тактовых импульсов с входа 6 через элемент И 3 для опроса и выделения единиц входного кода.

Устройство готово к выделению следующего входного кода, хранимого, например, в ОЗУ и подаваемого на входы 5 устройства.

Применение изобретения позволяет сократить объем оборудования.