Устройство для приема избыточных сигналов

 

УСТРОЙСТВО ДЛЯ ПРИЕМА ИЗБЫТОЧНЫХ СИГНАЛОВ, содержащее приемник, вход которого является входом устройства , выход соедииеи с входом блока памяти, первый выход блока памяти соединен с входом первого порогового блока и с первым входом блока сравнения , вторые выхода соединены с соответствующими входами формирователя импульса, выход которого соединен с первым входом преобразователя сигналовуг1Ц§рвый и второй выходы которого соединёны ч - соответствующими первым и вторым входами элемента ИЛИ, выход элемента ИЛИ .через декодер соединен с первым входом блока регистров, первый выход и второй вход которого соединены соответсгвенно с вторым входом и выходом блока сравнения, второй выход блока регистров является нлходом устройства, отличаю щ е е с я тем, что, с целью его упрощения, в него введен второй пороговый блок, вход и выход которого с @ соединены соответственно с выходом приемника и третьим входом элемента О) ИЛИ, выход первого порогового блока соединен с вторым входом преобразователя сигналов. N

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„Я0„„1091210

3(SD С 08 С 19 28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

I

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3544784/18-24 (22) 28.01. 83 (46) 07. 05. 84. Бюл. Р 17 (72) Ю.П.Зубков, В.И. Ключко, Ю,И.Николаев и А.К.Грешневиков (53) 621. 398(088. 81 (56) 1. Авторское свидетельство

СССР Р 824263, кл,G 08 С 19/28, 1979.

2. Авторское свидетельство СССР по заявке Ф 3416517/18-24, кл. G, 08

С 19/28, 1982 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ ПРИЕИА ИЗБЫТОЧНЫХ СИГНАЛОВ, содержащее приемник, вход которого является входом устройства, выход соединен с входом блока памяти, первый выход блока памяти соединен с входом первого порогового блока и с первым входом блока сравнения,. вторые выходы соединены с соот ветствующими входами формирователя импульса, выход которого соединен с .1i k первым входом преобразователя сигналов .;,пеовый и второй выходы которого соединены-с соответствующими первым и вторым входами элемента ИЛИ, выход элемента ИЛИ -через декодер соединен с первым входом блока регистров, первый выход и второй вход которого соединены соответственно с вторым входом и выходом блока сравнения, второй выход блока регистров является выходом устройства, о т л и ч а ю— щ е е с я тем, что, с целью его упрощения, в него введен второй пороговый блок, вход и выход которого соединены соответственно с выходом приемника и третьим входом элемента

ИЛИ, выход первого порогового блока соединен с вторым входом преобразователя сигналов, 1 109 *

Изобретение относ тcF к электро-связи и может быть исгользованс для приема составных дискретных си нанон с избыточностью.

Известно устройство Д.Ъ приема избыточных сигналов, содержащее приемник, пороговые блоки, вычитатель, блоки памяти, блок усилителей, блок сумматоров, декодер, блок управления

H блоки pPI ROTpGB 1. 1 «.

1Q

Недостаток известного устройства сложно сть из — за наличия большoI о числа различных блоков.

Наиболее близким по технической сущности к предлагаемому является у строй тво для приема избыточных сигналов, содержащее приемник, вход которого является вхоцом устройства,, выход соединен с вхадэм первого блока памяти, первый выхэц которого соединен с входом пор эговсго блока H с первым входом блока сравнения., Вторые выходы соедине зы с саатве ь ствующими входами формирователя импульса, выход которог«з и выход второго блока памяти соединены соответ25 ственно с первым и Вторым входами преоаразователя сигналов (логичес№эго блОка ВыхОД ПОраГОБОГО блОк 9. со Динен c BxoJIQI ВтОр01 а 6JIOKR па-мяти и с первым входам элемента ИП ь гервый и второй вьгхады преобразователя сигналов соединены с соатветствующиь:и втОрым H Tpt .TüèM Входами элемента 11ЛИ, выход которого через декодер соединен с первым входом блока регистров вторсй вход и перВьпь выхОД блОка РеГистРОВ сОеДинены сОатве c I BcHHo c ВыхОдОм и втОрым входом блока сравнения, Второй Вь:;ход является выходом устройства I 2). 16

Недостаткам указанного устрайс Ва явля т я сложность из — за налт:,— чия Дв« х блОков памяти 6ОльшОГО объема.

Цель и"Обретения — упрощение уст- 45 а ройства -a счет устранения одного блока памяти, Указанная цель достигается тем„ что в « стройства пля приема избытач= ных сиГналов содержащее п13иемник.„. Я3 вход каторага является входам уст-ройства, выход соединен с Входом блока памяти, первый Выход блока,амяти соединен с входам первого пора= гаваго блока и с первым входом блока =« сравнения, вторые выхаг;ы соединены с соответствующими входами формирователя импульса, выход ко=oðoão сoe-210 2 динен с первым входом преобразователя сигналов, первый и второй выходы которого соединены с соответствующими первым и вторым входами элемента ИЛИ, выход элемента ИЛИ через декодер соединен с первым входом блока регистров, первь|й выход и второй вход которого соединены соответстВенно с вторым входом и выходам блока сравнения, второй выход блока регистров является выходом устройства, введен второй пороговый блок, вход и выход которого соединен соответственно с выходам приемника и третьим входом элемента ИЛИ, выход первого порогового блока соединен с вторым входом преобразователя сигналов.

На чертеже показана структурная схема устройства.

Устройство для приема избыточных сигналов содержит приемник 1 блок

2 памяти, пороговьФ блок 3, декодер

4, блок 5 регистров„ блок б сравнения, пороговый блок 7, формирователь 8 импульса, элемент ИЛИ 9 и преобразователь 10 сигналов, который состоит из ключей 11„ 12, триггера и элем нта HE

УстрайстВО работает следующим образам.

Входная аналоговая комбинация двоичных символов принимается приемникам 1 и поступает в блок 2 памяти. Эти же аналоговые сигналы поступают на вход порогового блока 7, где пресбразуются в двоичные сигналы.

Двоичные сигналы через элемент ИЛИ 9 подаются на вход декодера 4, который отождествляет принятую двоичную кодоВую комбинацию с ближайшей выходной разрешенной двоичной кодовой комбинацией. Эта разрешенная комбинация записывается в блок 5 регистров.

;1о окончании записи в блок э аналоговые сигналы из блэка 2 памяти считываются в формирователь 8. Формирователь 8 может быть выполнен на генераторе линейно- изменяющегося на" пряжения,. элемент е сравнения, элементе HJM и двоичном регистре. Формирователь 8 определяет наименьпп и из аналоговых сигналов,. поступающих на ега вход,. и йормнрует двоичную кодовую комбинацию, .в которой единичный символ находится в разряде с тем же но«мером,. что и наименьший аналоговый символ „Другие разрядь; — нулевые. : —:та двоиччая кодовая комбинация

1091

3 синхронно с кодовой комбинацией, записанной в блоке 2 памяти, поступает на входы преобразователя 10.

На выходе преобразователя 10 формируется вторая грубая оценка (двоичная кодовая комбинация избыточного сигнапа. Эта комбинация отличается от комбинации первой грубой оценки в разряде, номер которого совпадает с номером наименьшего по амплитуде аналогового символа.

Процесс преобразования первой оценки во вторую следующий.

С выхода порогового блока 3 комбинация последовательно поступает на . информационные входы ключей 11 и 12.

Управляются ключи двоичными символами, поступающими последовательно с выхода формирователя 8 на вход триггера 13, Если на вход триггера

l3 поступает нулевой сигнал, то от" крыт ключ 11. Если на вход триггера подается единичный сигнал, то ключ

1i закрывается, ключ 12 открывается и соответствующий информационный сиг-

210 4 нал изменяется на противоположный с помощью элемента НЕ 14. Выходные сигналы преобразователя 10 через элемент ИЛИ 9 поступают на вход декодера 4, в котором отождествляются с разрешенной двоичной кодовой комбинацией. Эта комбинация запоминается в блоке 5 регистров.

В блок 6 сравнения поступают точная оценка избыточного сигнала, считываемая иэ блока 2, и двоичные разрешенные кодовые комбинации иэ блока 5 регистров, В блоке 6 сравнения определяется, какая иэ двух разрешенных комбинаций больше соответствует сигналу точной оценки. Эта комбинация по управляющему сигналу, вырабатываемому в блоке 6, считывается иэ блока 5 на выход устройства.

Таким образом, в предлагаемом устройстве в результате введения второго порогового блока и исключения блока памяти удалось упростить устройство.

Составитель M. Никуленков

Редактор A. Мотыль Техред O.Íåöå Корректор А. Тяско

Заказ 3084/47 Тираж 569 Подписное

ВБ1И11И Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4