Устройство для коррекции программ

 

УСТРОЙСТВО ДЛЯ КОРРЕКЦИИ ПРОГРАММ, содержащее первый и второй элементы 2И-ИЛИ, наборное поле команд , наборное поле адреса, буферный регистрг-, блок регистров, причем выход наборного поля команд соединен с информационным входом блока регистров , информационный выход которого соединен с первым входом второго элемента 2И-ИЛИ, выход которого является информационным выходом устройства, информационный вход устройства соединен с вторым входом второго элемента 2И-ИЛИ, выход наборного поля адреса соединен с первым входом первого элемента 2И-ИЛИ, выход которого соединен с информационным входом буферного регистра , адресный вход устройства соединен с вторым входом первого элемента 2И-ИЛИ, отличающееся тем, что, с целью повышения быстродействия , в устройство введены три элемента НЕ, три элемента ИЛИ, два элемента И, элемент задержки, коммутатор записи, два переключателя и блок ассоциативной памяти, причем первый 11 ICA . контакт первого пере ключ ате/: я с;1в;;и -ен с шиной нулевого потенциала, а его второй контакт соединен с первым входом первого элемента ИЛИ, с в-..щом коммутатора записи, с третьим входом первого элемента 2И-ИЛИ, первым входом первого элемента И и через первый элемент НЕ с первым входом второго элемента ИЛИ, с четвертым входом первого элемента 2И-ИЛИ, с входом наборного поля команд и с входом записи блока ассоциативной памяти, управляющие выходы которого соединены с управлягощими входами записи блока регистров и с входами третьего элемента ИЛИ, информационнг й вход - с вы (Ходом буферного регистра, первый и § второй управляющие входы - с выходами первого элемента ИЛИ и коммутатора записи соответственно, первый и второй контакты второго переключателя соединены соответственно с шиной нулевого потенциала и через второй эле-а мент НЕ с входом записи коммутатора записи, с вторым входом первого элемента ИЛИ и через элемент г.задержки с первым входом второго элемента И, СО выход которого соединен с входом .чтения коммутатора записи, выход третьего ел го элемента ИЛИ соединен с вторым входом первого элемента И и через тре тий элемент НЕ - с вторым входом второго элемента И, вторым входом второго элемента ИЛИ, выход которого соединен с третьим входом второго эле мента 2И-ИЛИ, выход первого элемента Исоединен.с четвертым входом второго элемента 2И-ИЛИ.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

3(Я) G 06 F 11 28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H ABT0PCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3539701/18-24 (22) 25.11.82 (46) 15,05.84. Бюл. Р 18 (72) А. П.Малышев (53) 681.3(088,8) (56) 1. Авторское свидетельство СССР

М 489107, кл. G 06 F 11/00, 1976, 2. Авторское свидетельство СССР

Р 630630, кл. G 06 F 11/00, 1978.

3. A втор ское свидетельство СССР

Р 809400, кл. G 11 С 29/00, 1981 (прототип) . (54) (57) УСТРОЙСТВО ДЛЯ КОРРЕКЦИИ

ПРОГРАММ, содерж аще е пер вый и н тор ой элементы 2И-ИЛИ, наборное поле команд, наборное поле адреса, буферный регистр=, блок регистров, причем выход наборного поля команд соединен с информационным нходом блока регистров, информационный выход которого соединен с первым входом второго элемента 2И-ИЛИ, выход которого является информационным выхолом устройства, информационный вход устройства соединен с нторым входом второго элемента

2И-ИЛИ, выход наборного поля адреса соединен с первым входом первого элемента 2И-ИЛИ, выход которого соединен с информационным входом буферного регистра, адресный вход устройства соединен с вторым входом первого элемента 2И-ИЛИ, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродейстния, в устройство введены три элемента НЕ, три элемента ИЛИ, дна элемента И, элемент задержки, коммутатор записи, дна переключателя и блок ассоциативной памяти, причем первый

„„SU„,1092514 А контакт первого переключателя со..=.-,ич. с шиной пулевого потенциала, а его второй контак — соединен с первым вхо— дом первого элемента ИЛИ, с н..одом коммутатора записи, с третьим входом первого элемента 2И-ИЛИ, первым вхо— дом первого элемента И и через первый элемент НЕ с первым входом второго элемента ИЛИ, с четвертым входом первого элемента 2И-ИЛИ, с входом наборного поля команд и с входом з аписи блока ассоциативной памяти, управляющие выходь которого соединены с управляющими входами записи блок à регистров и с входами третьего элемен— та ИЛИ, информационный вход — с вы1ходом буферного регистра, первый и второй у пр анляющи е входы — с ны ходами первого злемен та ИЛИ и коммутатора записи соответственно, первый и второй контакты второго переключателя ( соединены соответственно с шиной нулевого потенциала и через второй эле-д мент НЕ с входом з апи си коммутатора записи, с вторым входом первого эле — ва4 мента ИЛИ и через элемент -. з адержки с первым нходом второго элемента И, выход которого соединен с нходом чте- (ф ния коммутатора записи, выход третье- р го элемента ИЛИ соединен с вторым входом первого элемента И и через тре @г3 тий элемент НŠ— c вторым входом второго элемента И, вторым входом второго элемента ИЛИ, выход которого 4 Ь соединен с третьим нходом второго эле мента 2И-ИЛИ, выход перно го элемент а

И соединен. с четвертым входом второго элемента 2И-ИЛИ. . Ь

1092514

Изобретение относится к вычислительной технике и может быть исполь==.oâàío для отладки программ ЦВМ, работающих в реальном масштабе времени и имеющих постоянное запоминающее устройство программ.

Известно устройство для отладки программ, содержащее блок регистров, блоки формирования адреса, блок управления, запоминающее устройство без разрушения информации, блок приема )О

v. в ы д а ч и H к оoмMа нHд, постоянное запоми— нающее устройство C.1).

Недостатком этого устройства является малое быстродействие, Известно устройство для отладки )5 программ, содержащее блок клавиатуры, регистры, оперативную Ъамять, перфоратор и накопитель 23.

Недостатком этого устройства является большое количество дополнитель-2() ного оборудования, которое не всегда возможно использовать в составе ЦВМ на месте ее установки.

Наиболее близким к предлагаемому является запоминающее устройство с коррекцией программы, содержащее блок управления, блок постоянной памяти, регистр кода неисправных адресов, адресный и числовой регистры, регистр кода исходного состояния, блок селек- . ции адреса, дополнительные адресный регистр и блок управления, шифратор, блок селекции числа, блок полупостоянной памяти, четыре схемы И, две схемы ИЛИ (3 ).

Недостатком этого устройства является малое быстродействие в режиме автоматической коррекции программы, Цель изобретения — повышение быстродействия устройства.

Поставленная цель достигается тем, 40 что в устройство для коррекции программ содержащее первый и второй элементы 2И-ИЛИ, наборное поле команд, наборное поле адреса, буферный регистр, блок регистров, причем выход 45 наборного поля команд соединен с информационным входом блока регистров, информационный выход которого соединен с первым входом второго элемента 2И-ИЛИ, выход которого является информационным выходом устройства, информационный вход устройства соеди— нен с вторым входом второго элемента

2И-ИЛИ, выход наборного поля адреса соединен с первым входом первого эле- „ мента 2И-ИЛИ, выход которого соединен с информационным входом буферного регистра, адресный вход устройства соединен с вторым входом первого элемента 2И-ИЛИ, введены три элемента

НЕ, три элемента ИЛИ, два элемента И, i"-() элемент задержки, коммутатор записи, два переключателя и блок ассоциативной памяти, причем первый контакт пер; вого переключателя соединен с шиной нулевого потенциала, а его второй контакт соединен с первым входом пер— вого элемента ИЛИ, с входом коммутатора записи, с третьим входом первого элемента 2И-ИЛИ, первым входом первого элемента И и через первый элемент НЕ с первым входом второго элемента ИЛИ, с четвертым входом первого элемента 2И-ИЛИ, с входом наборного поля команд и с входом записи блока .ассоциативной памяти, управляющие выходы которого соединены с управляющими входами запи си блока регистров и с входами третьего элемента ИЛИ, информационный вход - с выходом буферного регистра, первый и второй управляющи е входы — с выходами первого элемента ИЛИ и коммутатора записи соответственно, первый и второй контакты второго переключателя соединены соответственно с шиной нулевого потенциала и через вто— второй элемент НЕ с входом записи коммутатора записи, с вторым входом первого элемента ИЛИ и через элемент задержки с первым входом второго элемента И, выход которого соединен с входом чт ения коммут атор а з аписи, выход третьего элемента ИЛИ соеди— нен с вторым входом первого элемента

И и через третий элемент НŠ— с вторым входом второго элемента И, вторым входом второго элемента ИЛИ, выход которого соединен с третьим входом в второго элемента 2И вЂ” ИЛИ, выход первого элемента И соединен с четвертым входом второго элемента 2И-ИЛИ .

На фиг. 1 представлена структурная схема предлагаемого устройства; на фиг. 2 — структурная схема блока ассоциативной памяти; на фиг. 3 функциональная схема элемента блока ассоциативной памяти; на фиг, 4 функциональная схема коммутатора записи .

На фиг. 1 показаны регистр 1 адреса, запоминающее устройство 2 программ, регистр 3 команд, являющиеся част ью ЦВМ.

Устройство содержит (фиг. 1) первый элемент 2И-ИЛИ 4, первый элемент

НЕ 5„второй элемент ИЛИ б, второй элемент 2И-ИЛИ 7, первый элемент И

8, первый переключатель 9, буферный регистр 10, наборное поле 11 команд, наборное поле 12 адреса, блок 13 ассоциативной памяти, блок 14 регистров, первый элемент ИЛИ 15, коммутатор 16 записи, второй элемент НЕ

17, элемент 18 задержки, второй элемент И 19, третий элемент ИЛИ 20, третий элемент НЕ 21, второй переключатель 22.

Блок 13 ассоциативной памяти представляет собой однородную двумерную структуру размером пят,где n — количество строк,а rn — количество столбцов (фиг,?),причем каждый ее элемент

23 содержит (фиг, 3) третий элемент

1092514!

И 24, первый триггер 25, четвертый элемент И 26, четвертый элемент НЕ

27, пятый, элемент И 28, четвертый элемент ИЛИ 29, Коммутатор 16 записи содержит (Фиг. 4) и групп, каждая из которых 5 включает второй триггер 30 и шестой элемент И 31, седьмой элемент И 32, третий триггер 33, светодиод 34, Предлагаемое устройство работает в режимах записи и корректировки.

Режим записи устанавливается замыканием переключателя 9. В этом случае устройство работает автономно и не оказывает влияния на работу ЦВМ.

По текущему адресу на регистр 1 из 15 устройства 2 считывается очередная команда, которая через элемент 2И-ИЛИ

7 параллельным кодом поступает на регистр 3, так как на вхоДе, à сооТ ветственно и на выходе, элемента 20

ИЛИ б при замкнутом переключателе 9 всегда находится сигнал 1, а на выходе элемента И 8 — сигнал 0 .

Переключатель 9 управляет также эле— ментом 2И-ИЛИ 4, который в режиме записи пропускает адрес на регистр

10 только с наборного поля 12 адреса.

Я и замыкании переключателя 9 устанавливается в единичное состояние триггер 30 первой группы коммутатора 16 записи, если триггеры 30 во всех группах и триггер 33 находятся в нулевом состоянии, а сигнал 0 через элемент ИЛИ 15 поступает на входы элементов И 26 и 28 всех элементов 23 левого столбца блока 13.

Это приводит к появлению сигнала 0 на выходах элементов ИЛИ 29 элементов 23 правого столбца блока

13, элемент 23 которого выполняет функцию одного разряда в строке, 40 причем правый столбец соответствует младшим разрядам, а левый — старшим разрядам строк блока 13. Сигнал 1 с выхода элемента НЕ 5 открывает выход наборного поля 11 команд и разре-45 шает работу блока 13 в режиме записи, поступая на вход элемента И 24 каждого элемента 23 блока 13 ° Таким образом, после замыкания переключате-. ля 9 и протекания переходных процессов устройство готово к работе в режиме записи.

На наборном поле 12 адреса устанавливается адрес команды, записан.ной в устройство 2, которую необходимо изменить, а на наборном поле 11 команд — измененный код команды. При этом адрес с выхода наборного поля

12 адреса поступает через элемент

2И-ИЛИ 4 на регистр 10. Кратковременно замыкается переключатель 22. Сиг- 60 нал 1 с выхода элемента НЕ 17 поступает через элемент ИЛИ 15 на входы элементов И 26 и 28 всех элементов 23 левого столбца блока 13, а также на вторые входы элементов И 65

31 коммутатора 16 записи. Сигналом 1 с выхода элемента НЕ 21 открывается элемент И 19, на который также поступает сигнал 1 через эле мент 18 задержки. Время задержки определяется по формуле за* ср mi (1) где t — среднее время з адержки сигCP нала на один элемент 23 блока 13, которое определяется суммой з адержек Входящих в него элементов И и

ИЛИ1

m — число элементов 23 в строке блока 13.

Таким образом, через время. t g с выхода элемента И 19 сигнал 1 поступает на третьи входы элементов

И 31 коммутатора 16 записи. Но только триггер 30 первой группы, своим выходом связанный с первым входом элемента И 31 первой группы коммутатора. 16 записи, находйтся в единичном состоянии, поэтому сигнал 1 с выхода элемента И 31 поступает на входы элементов И 24 всех элементов

23 первой строки блока 13, куда также поступает разряд адреса с регистра

10, который записывается в соответствующий триггер 25 элемента 23 первой строки блока 13. Состояние триггера 25 элемента 23 блока 13 сравнивается с разрядом регистра 10, причем совпадение по единице осуществляется элементом И 26, а по нулю элементом И 28. Сравнение начинается с левого элемента 23 первой строки и заканчивается появлением сигнала 1 на выходе элемента ИЛИ 29 правого элемента 23 первой строки блока 13, по которому разрешается запись в первый регистр блока 14 кода команды с наборного поля 11 команд н через элементы ИЛИ 20, HE 21, И 19, элемент И 31 первой группы коммутатора 16 записи триггер 30 второй группы устанавливается в единичное состояние а триггер 30 первой группы — в нулевое состояние. Таким образом, триггер 30 второй группы коммутатора 16 записи соответствует первой свободной строке блока 13, в которую можно осуществлять следующую запись. При размыкании переключателя

22 на первые входы всех элементов

23 левого столбца блока 13 поступает сигнал 0, что вызывает появление сигнала 0 на выходах элементов

ИЛИ 29 элементов 23 правого столбца блока 13, После набора очередного адреса на наборном поле 12 адреса и кода команды на наборном пале 11 команд заыыкается переключатель 22 и процесс записи повторяется, но только для второй строки блока 13, и т.д. При" этом, если исправляется код команды по адресу, уже записанному в блоке

1092 >14

l3, при поразрядном сравнении адреса с регистра 10 со всеми строками блока 13 на выходе элемента ИЛИ 29 н одном из элементов 23 правого отолбца, соответствующего младшим разрядам адреса, появляется сигнал 5 1 . Этот сигнал выделяет строку, в которой хранится адрес, совпадающий с адресом на регистре 10, а также разрешает запись н соответстнующий регистр блока 14 регистров нового 0 кода команды. При этом на вход элемента И 19 поступает сигнал 0, что з апр ещает появление н à e ro выходе сигнала 1 через t „, а следовательно, и запись адреса с регистра

10 в первую свободную строку блока

13.

После того, как будет записан адрес н последнюю строку блока 13, в соответствующей ей и-й группе,триггер 30 коммутатора 16 записи перейдет в нулевое состояние, а триггер 33 в единичное состояние, что вызовет свечение светодиода 34 коммутатора

16 записи, Новое заполнение блока

13 возможно только после общего сброса всех элементон памяти в блоке 13 (триггеры 25), в коммут аторе

16 записи (триггеры 30 и триггер 33) и регистров н блоке 14. Элемент И 32 коммутатора 16 записи предотнращает 30 появление сигнала 1 на выходе триггера 30 первой группы коммутатора 16 записи при неоднократном замыкании переключателя 9, если блок

13 не заполнен полностью. 35

При разыскании переключателя 9 устройство переходит н режим корректировки. В этом случае вход элемента 2И-HJIH 4, связанный с выходом регистра 1, открывается, а вход, связанный с ныходом наборного поля 12 адреса, закрывается, Адрес с регистра 1, кроме устройства 2, поступает параллельным кодом через элемент

2И-ИЛИ 4 на регистр 10, а с него на блок 13. Сигнал 0 с выхода элемента НГ 5 закрывает выход наборного поля 11 команд и запрещает запись информации в строки блока 13. Сигнал 1 с выхода элемента ИЛИ 15 поступает на входы элементов И 26 и

28 нсех элементов 23 левого столбца блока 13, что разрешает вести поиск по ассоциативному признаку (адресу) .

При совпадении в одной из строк на выходе элемента ИЛИ 29 элемента 23, соответствующего младшему разряду строки, появляется сигнал 1, который указывает, что найден адрес программы ЦВМ, по которому необходи— мо изменить код команды. Сигнал 1 с выхода элемента ИЛИ 20 через элемент И 8 и сигнал 0 c выхода элемента НЕ 21 через элемент ИЛИ 6 поступает на элемент 2И-ИЛИ 7. По сигналу 1 на ныходе элемента ИЛИ 29 элемента 23, соответствующего младшему разряду найденной строки блока

13, выбирается регистр блока 14, код команды из которого через элемент

2Й-ИЛИ 7 записывается н регистр 3, а для устройства 2 элемент 2И-ИЛИ 7 оказывается закрытым. Блок 14 включает в себя группу регистров, каждый из которых однозначно соответствует строке блока 1 3, и коммут ат ор, который подключает выбранный регистр к выходу блока 14.

Если на управляющих выходах блока 13 будет сигнал 0, то через элемент ?И-ИЛИ 7 на регистр 3 записывается код команды из устройства

2. Таким образом, в режиме корректировки программ автоматически с минимальными затратами времени произнодится замена соответствующих кодов команд устройства 2 на измененные коды команд из блока 14 регистров, Технико-зкономическое преимущество предлагаемого устройства заключа4 ется в его более высоком быстродейст— вии по сравнению с прототипом и н исключении остановов ЦВМ при записи информации для коррекции программ, 10Э2514

1092514

1092514

Составитель A ..Малышев

Редактор Л.Алексеенко Техред И.Метелева Корректор Л.Пилипенко

Заказ 3256/33 Тираж б99 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Фи .нал ППП Патент, г. Ужгород, уп. Проектная, 4