Функциональный преобразователь

 

ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ , содержащий первый, второй и третий регистры сдвига, первый регистр аргумента, блок сравнения, первый коммутатор, первый и второй триггеры, первый, второй, третий, четвертый, пятый и шестой элементы И, первый второй и третий элементы ИЛИ, первый элемент задержки и блок управления, который состоит из П- разрядного распределителя импульсов генераторов тактовых и одиночных импульсов, второго и третьего коммутаторов , третьего триггера, элемента НЕ, седьмого элемента И, причем выход генератора тактовых им-пульсов блока управления соединен с входами синхронизации первого, второго и третьего регистров сдвига, выход которого подключен к первому . входу первого элемента Ник входу сброса первого триггера, инверСньй выход которого соединен через пертвый элемент задержки с вторым входом первого элемента И, прямой выход третьего триггера блока управления подключен к управляющим входам первого и третьего регистров сдвига и первому входу первого элемента ИЛИ, выход которого соединен с входом сброса второго триггера , прямой выход которого подключен к первому входу второго элемента И, выход которого соединен с входом установки первого триггера, прямой выход которого подключен к первому входу второго элемента ИЛИ, выход первого элемента И соединен с вторым входом второго элемента ИЛИ, выход которого подключен к информационному входу третьего регистра сдвига и первому входу первого коммутатора, выход которого соединен с первым информационным (Л входом блока сравнения, второй выход с третьего коммутатора блока управления подключен к входу установки С второго триггера, прямой вькод которого соединен с первым входом третьего элемента И, вход синхронизации блока сравнения подключен к выходу генератора тактовых импульсов блока управления, выход седьмого элемента И блока управления соединен с первым д входом четвертого элемента И, выход .которого подключен к второму входу первого элемента ИЛИ, выходы п-разрядного распределителя импульсов блокауправления соединены с входами первого регистра аргумента, шина нулевого потенциала преобразователя подключена к входу данных третьего регистра сдвига, при этом в блоке управления выход генератора тактовых импульсов соединен с входом П -разрядного распределителя импульсов и через элемент НЕ с первым входом седьмого элемента И, выход которого

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

09) (И) зви G 06 F 7/556

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTMA

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

tent/ r Р1

I. k (21 ) 353 7 11 2/18- 24 (22) 17.12.82 (46) 30. 06.84. Бюп, N 24 (72) В.Л. Баранов (71) Ордена Ленина институт кибернетики им. Е.M. Глушкова (53) 681. 325 (088.8) (56) 1. Авторское свидетельство СССР

В 696445, кл . С 06 F 7/556, 1977.

2. Авторское свидетельство СССР по заявке И-" 3412196/18-24, кл. G 06 F 7/556, 24. 03.82 (прототип) . (54) (57) ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий первый, второй и третий регистры сдвига, первый регистр аргумента, блок сравнения, первый коммутатор, первый и второй триггеры, первый, второй, третий, четвертый, пятый и шестой элементы

И, первый второй и третий элементы

ИЛИ, первый элемент задержки и блок управления, который состоит из Празрядного распределителя импульсов генераторов тактовых и одиночных импульсов, второго и третьего коммутаторов, третьего триггера, элемента НЕ, седьмого элемента И, причем.выход генератора тактовых им-. пульсов блока управления соединен с входами синхронизации первого, второго и третьего регистров сдвига, выход которого подключен к первому входу первого элемента И и к входу сброса первого триггера, инверСный выход которого соединен через первый элемент задержки с вторым входом первого элемента И, прямой выход третьего триггера блока управления подключен к управляющим входам первого и третьего регистров сдвига и первому входу первого элемента ИЛИ, выход которого соединен с входом сброса второго триггера, прямой выход которого подключен к первому входу второго элемента И, выход которого соединен с входом установки первого триггера, прямой выход которого подключен к первому входу второго элемента ИЛИ, выход первого элемента И соединен с вторым входом второго элемента

ИЛИ, выход которого подключен к информационному входу третьего регистра сдвига и первому входу первого коммутатора, выход которого соединен с первым информационным входом блока сравнения, второй выход третьего коммутатора блока управле/ ния подключен к входу установки % второго триггера, прямой выход кото- Я рого соединен с первым .входом третьего элемента И, вход синхронизации блока сравнения подключен к выходу генератора тактовых импульсов блока управления, выход седьмого элемента

И блока управления соединен с первым входом четвертого элемента И, выход ,которого подключен к второму входу первого элемента ИЛИ, выходы 11-разрядного распределителя импульсов блока управления соединены с входами первого регистра аргумента, шина нулевого потенциала преобразователя подключена .к входу данных третьего регистра сдвига, при этом в блоке управления выход генератора тактовых импульсов соединен с входом и -разрядного распределителя импульсов. и через элемент НЕ с первым входом седьмого элемента И, выход которого

1100621 подключен к входу сброса третьего триггера и к первому входу генератора одиночных импульсов, вход начального запуска преобразователя соединен с входом второго коммутатора, выход которого подключен к второму входу генератора одиночных импульсов, выход которого соединен с информационным входом третьего коммутатора, первый выход которого подключен к входу установки третьего триггера, вход задания состояния преобразоватдЬя подключен к управляющему входу рйтьего коммутатора, о т л и— ч а ю шийся тем, что, с целью повышения точности, в него введены вычитатель, второй регистр аргумента и четвертый элемент ИЛИ, а в блок управления введены двухразрядный распределитель импульсов, восьмой элемент И и второй элемент задержки, причем первый выход двухразрядного распределителя импульсов блока управления соединен с первым входом пятого элемента И и вторым входом третьего элемента И, третий вход которого подключен к выходу второго регистра сдвига и информационному входу первого регистра сдвига, выход которого соединен с первым входом вычитателя, второй вход которого подключен к выходу третьего элемента И, а выход вычитателя соединен с информационным входом второго регистра сдвига и с вторым входом первого коммутатора, вход управления которого подключен к входу задания режима преобразователя, вход данных первого регистра сдвига соединен с генератор счетчика, управляемый делитель, три триггера, пять элементов И и вход "Пуск" l1j.

Недостаток этого устройства заключается в ограниченных функциональ-ных воэможностях, которые не позволяют вычислять экспоненциальную функцию.

Наиболее близким к предлагаемому

10 является устройство для вычисления экспоненциальной функции, содержаИзобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных устройствах и устройствах дискретной автоматики для вычисления экспоненциальной или логарифмической функции.

Известно устройство для логарифмирования двоичных чисел, содержащее три регистра сдвига, генератор такто вых импульсов, реверсивный счетчик, прямым выходом третьего триггера блока управления входы управления и данных второго регистра сдвига подключены к шине нулевого потенциала преобразователя, выход первого регистра аргумента соединен с вторым входом пятого элемента И, выход которого подключен к первому входу третьего элемента ИЛИ, выход которого соединен с вторым входом блока сравнения, первый и второй выходы которого подключены соответственно к первому и второму входам четвертого элемента ИЛИ, вь|ход которого соединен с вторым входом четвертого элемента И, выходы 1 -разрядного распределителя импульсов блока управления подключены к входам второго регистра аргумента, выход которого соединен с первым входом шестого элемента И, выход которого подключен к второму входу третьего элемента ИЛИ, второй выход двухразрядного распределителя импульсов блока управления соединен со вторым входом шестого элемента И,при этом в блоке управления выход последнего разряда П -разрядного распределителя импульсов соединен с входом двухразрядного распределителя импульсов и первым входом восьмого элемента И, выход которого подключен к второму входу седьмого элемента И и второму входу второго элемента И, вход сброса блока сравнения соединен через второй элемент задержки с выходом седьмого элемента И, второй выход двухразрядного распределителя импульсов подключен к второму входу восьмого элемента И..

1100621, щее три регистра сдвига, сумматор, регистр аргумента, блок управления, блок сравнения, коммутатор, три, триггера, шесть элементов И, три элемента ИЛИ и два элемента задержки (2) .

Недостаток этого устройства заключается в ограниченной точности. вычислений.

Цель изобретения — повышение точности.

Поставленная цель достигается тем, что в функциональный преобразователь, содержащий первый, второй и третий регистры сдвига, первый регистр аргумента, блок сравнения, первый коммутатор, первый и второй триггеры, первый, второй, третий, четвертый, пятый и шестой элементы

И, первый, второй и третий элементы ИЛИ, первый элемент задержки и блок управления, который состоит из Й -разрядного распределителя импульсов, генераторов тактовых и одиночных импульсов, второго и третьего коммутаторов, третьего триггера, элемента НЕ, седьмого элемента И, причем выход генератора тактовых импульсов блока управления соединен с входами синхронизации первого, второго и третьего регистров сдвига, выход которого подключен к первому входу элемента И и к входу сброса первого триггера, инверсный выход которого соединен через первый эле- 35 мент задержки с вторым входом первого элемента И, прямой выход третьего триггера блока управления подключен к управляющим входам первого и третьего регистров сдвига и к пер- 40 вому входу первого элемента ИЛИ, выход которого соединен с входом сброса второго триггера,. прямой выход которого подключен к первому входу второго элемента И, выход которого соединен с входом установки первого триггера, прямой выход которого подключен к первому входу второго элемента ИЛИ, выход первого элемента И соединен с вторым входом 50 второго элемента ИЛИ, выход которого подключен к информационному входу третьего регистра сдвига и первому входу первого коммутатора, выход которого соединен с первым инфор- 55 мационным входом блока .сравнения, второй выход третьего коммутатора блока управления подключен к входу установки второго триггера, прямой выход которого соединен с первым входом третьего элемента И, вход синхронизации блока сравнения подключен к выходу генератора тактовых импульсов блока управления, выход седьмого элемента И блока управления соединен с первым входом четвертого элемента И, выход которого подключен к второму входу первого элемента ИЛИ, выходы и -разрядного распределителя импульсов блока управления соединены с входами первого регистра аргумента. шина нулевого потенциала преобразователя подключена к входу данных третьего регистра сдвигов, при этом в блоке управления выход генератора тактовых импульсов соединен с входом и -разрядного распределителя импульсов и через элемент НЕ с первым входом седьмого элемента И, выход которого подключен к входу сброса третьего триггера и к первому входу генератора одиночных импульсов, вход начального запуска преобразователя соединен с входом второго коммутатора, выход которого подключен к второму входу генератора одиночных импульсов, выход которого соединен с информационным входом третьего комму— татора; первый выход которого подключен к входу установки третьего триггера, вход задания состояния преобразователя подключен к управляющему входу третьего коммутатора, введены вычитатель, второй регистр аргумента и четвертый элемент ИЛИ, а в блок управления введены двухразрядный распределитель импульсов, восьмой элемент И и второй элемент задержки, причем первый выход двухразрядного распределителя импульсов блока управления соединен с первым входом пятого элемента И и вторым входом третьего элемента И, третий вход которого подключен к выходу второго регистра сдвига и информационному входу первого регистра сдвига, выход которого соединен с первым входом вычитателя, второй вход которого подключен к выходу третьего элемента И, а выход вычитателя соединен с информационным входом второго регистра сдвига и с вторым входом первого коммутатора, вход управления которого подключен к входу задания режима преобразователя, вход данных перво1100621

S го регистра сдвига соединен с прямым выходом третьего блока управления, входы управления и данных второго регистра сдвига подключены к шине нулевого потенциала преобразователя, 5 выход первого регистра аргумента соединен с вторым входом пятого элемента И, выход которого ".îäêëþ÷åí к первому входу третьего элемента

ИЛИ, выход которого соединен с вторым входом блока сравнения, первый и второй выходы которого подключены соответственно к первому и второму входам четвертого элемента ИЛИ, выход которого соединен с вторым входом четвертого элемента И, выходы

ll-разрядного распределителя импульсов блока управления подключены к входам второго регистра аргумента, выход которого соединен с первым входом шестого элемента И, выход которого подключен к второму входу третьего элемента ИЛИ, второй выход двухразрядиого распределителя импульсов блока управления соединен с вторым входом шестого элемента И, при этом в блоке управления выход последнего разряда t1 -разрядного распределителя импульсов соединен с входом двухразрядного распредели- Зб теля импульсов и первым входом восьмого элемента И, выход которого подключен к второму входу седьмого элемента И и второму входу второго элемента И, вход сброса блока сравнения соединен через второй элемент задержки с выходом седьмого элемента И, второй выход двухразрядного распределителя импульсов подключен к второму входу восьмого элемен- 40 та И.

На фиг. 1 изображена структурная схема функционального преобразователя; на фиг. 2 — структурная схема

„ блока управления и регистра аргу- 4 мента.

Выходные шины 37-45 являются соответственно первым — девятым входами блока 6 управления.

Первый 7 и второй 8 регистры аргу20 мента (фиг. 2) имеют одинаковую структуру и содержат коммутатор 46, элемент ИЛИ 47 и выходную шину 48.

Функциональный преобразователь содержит первый 1, второй 2 и третий 3 .регистры сдвига, вычитатель

4, блок 5 сравнения, блок 6 управления, первый 7 и второй 8 регистры аргумента, первый коммутатор 9, первый S-триггер 10, второй RSтриггер 11, первый — четвертый элементы ИЛИ 12 — 15, первый — шестой элементы И 16 — 20 и 21, первый элемент 22 задержки и шину 23 входа задания режима преобразователя.

Блок 6 управления {фиг. 2) содер- жит генератор 24 тактовых импуль-. сов, и -разрядный распределитель 25 импульсов,, двухразрядный распределитель 26 импульсов, генератор 27 одиночных импульсов, второй и третий коммутаторы 28 и 29, третий S-триггер 30, элемент HE 3 1, восьмой и седьмой элементы И 32 и 33, второй элемент 34 задержки на время срабатывания триггера, шину 35 входа начального запуска преобразователя, вход 36 задания состояния преобразователя, выходные шины 37-45. функциональный преобразователь работает следующим образом.

Генератор 24 тактовых импульсов блока 6 управления вырабатывает последовательность импульсов, из которых распределитель 25 импульсов на

Ь -разрядов, где и — количество разрядов регистров 1 и 2 сдвига, формирует п последовательностей импульсов длительностью о = 1/f, где 1 тактовая частота, с периодом Т„=nй

4, сдвинутых друг относительно друга на время двухразрядный распределитель 26 импульсов из последовательности импульсов n -ro разряда распределителя

25 импульсов формирует две последовательности импульсов длительностью

7Z = и „с периодом Т2 = 2с,2, сдвинутых друг относительно друга на л время (°

Элементы И 32 и И 33 формируют последовательность импульсов с периодом Т = 2 n / 4, коМрый задает один шаг вычислений в устройстве.

С помощью коммутатора 29, кото" рый может быть выполнен на два положения, или электронного коммутатора, управляемого внешним сигналом по шине 36, задают два состояния преобразователя. В исходном состоянии коммутатор 29 подключает выход генератора 27 одиночных импульсов к установочному входу триггера 30, 1100621

10 а в рабочем состоянии - к шине 39 третьего выхода блока 6 управления.

Установка преобразователя в исходное состояние обеспечивается с помощью коммутатора 28, который может быть выполнен в виде кнопочного переключателя либо в виде электронного ключа, управляемого внешним сигналом по шине 35.

С помощью коммутатора 28 запускают генератор 27 одиночных- импуль- сов, выходной сигнал которого устанавливает триггер 30 в единичное состояние на 2 п тактов, так как следующий импульс последовательности,15 .действующий на выходе элемента И 33, сбрасывает триггер 30 в нулевое состояние. Сигнал логической единицы прямого выхода триггера 30 поступает по шине 38 на второй вход блока 6 20 управления. Сигнал второго выхода блока 6 управления поступает через элемент ИЛИ 12 на вход сброса триггера 11, устанавливая его в нулевое состояние, а также на входы уп- 25 >авления и ввода данных регистра сдвига и на вход управления регист- ра 3 сдвига.

Триггер 11 в нулевом состоянии блокирует элементы И 17 и 18. В 30

Ф-разрядные регистры 1 и 2 сдвига под действием тактовых импульсов первого выхода блока 6 управления записываются единичные коды во все разряды. Информация в регистр 2 сдвига поступает через .вычитатель

4 с выхода регистра 1 сдвига. В это время в 2tl-разрядный регистр 3 сдвига под действием тактовых импульсов первого выхода блока 6 управления 4О записываются нулевые коды во все разряды, так как его вход ввода данных соединен с нулевой шиной преобразователя.

Триггер 1О= сбрасывается в нулевое состояние под действием информа. ции, сформированной в результате предшествующей работы устройства и сдвигаемой с выхода регистра 3 сдвига.

Таким образом, в исходном состоянии триггеры 10 и 11 находятся в,нулевом состоянии, а в 2h-разрядном кольцевом регистре, образованном последовательным соединением регист" ра 1 сдвига, вычитателя 4 и регистра 2 сдвига, хранится динамическим

8 способом код 11...1, а в 2g-разрядном регистре 3 сдвига — нулевой код.

С помощью коммутатора 9, который может быть выполнен в виде переключателя на два положения либо в виде электронного коммутатора, управляемого внешним сигналом по шине 23, задают режим работы преобразователя.

В режиме вычисления экспоненциальной функции первый информационный вход блока 5 сравнения подключается к выходу элемента ИЛИ 13, а в режиме вычисления логарифмической функции — . к выходу вычитателя 4.

Затем в регистрах 7 и 8 аргумента задают П младших и и старших разрядов аргумента соответственно.

В режиме вычисления экспоненциальной функции в регистрах 7 и 8 аргумента задают дополнительный двоичный код отрицательного значения ар- гумента, а в режиме вычисления логарифмической функции — прямой двоичный код положительного значения аргумента.

Задание двоичного кода аргумента выполняется с помощью коммутатора 46 регистров 7 и 8 аргумента ° Коммутатор 46 может быть выполнен, например, в виде переключателя на п направлений и два положения. Коммутатором 46 подключают в единичных разрядах соответствующие выходы распределителя 25 импульсов к входам элемента ИЛИ 47, на выходе которого формируется последовательный 11 -разрядный код младших или старших разрядов набранного значения аргумента.

Выходные сигналы распределителя

26 импульсов, действующие на восьмом и девятом выходах блока 6 управления, поочередно подключают через элементы И 20 и 21 выходы регистров 7 и 8 аргумента соответственно к входам элемента ИЛИ 14, на выходе которого формируется 2п-разрядный последовательный двоичный код заданного значения аргумента.

В режиме вычисления экспоненциальной функции от начальных условий

1, х = 0 в регистрах 1 и 2 сдвига формируется 2п-разрядный двоичный код функции, а в регистре 3 сдвига — 2n-разрядный двоичный код аргумента.

В режиме вычисления логарифмической функции от начальных условий

1100621

10 цо= О, х = 1 в регистрах 1 и 2 сдвига формируется 2л-разрядный двоичный код аргумента, а в регистре 3 сдвига — 2л-разрядный двоичный код функции.

Работа устройства в режимах вычис ления экспоненциальной и логарифмической функций аналогич.:а.

В рабочем состоянии коммутатор

29 подключает выход генератора 27 одиночных импульсов блока 6 управления к установочному входу триггера 11.

Запуск процесса вычислений осуществляется коммутатором 28, который запускает генератор 27 одиночных импульсов, формирующий импульсный сигнал на третьем выходе блока 6 управления. Сигнал третьего выхода блока 6 управления устанавливает триггер 11 в единичное состояние,i в котором сигнал его прямого выхода снимает блокировку элементов И

17 и 18.

Преобразователь в режиме вьтчисления экспоненциальной функции работает следующим образом.

Первый импульс длительностью в и тактов, действующий на восьмом выходе блока 6 управления, открывает элемент И 18. На первый и второй входы вычитателя 4 сдвигаются с вы— ходов регистров 1 и 2 сдвига соответственно и младших разрядов и старших разрядов начального значения функции. Вычитатель 4 осуществляет последовательное вычитание из двоичного кода h младших разрядов начального значения функции двоичного кода h старших разрядов начального значения функции. Результат вычитания записывается в регистр 2 сдвига, с выхода которого в это время и старших разрядов начального значения функции переписываются в регистр 1 сдвига. Через и тактов элемент И 18 закрывается и в течение следующих Н тактов находится в закрытом состоянии. В это время вычитатель 4 производит вычитание из и старших разрядов двоичного кода функции, который сдвигается с выхода регистра 1 сдвига, сигнал займа, который может образоваться в результате предыдущего вычитания из и младших разрядов h старших разрядов двоичного кода функции.

S0

Результат вычитания сигнала займа из П старших разрядов двоичного кода начального значения функции записывается под действием тактовых импульсов первого выхода блока 6 управления в регистр 2 сдвига, с выхода которого и младших разрядов двоичного кода нового значения функции сдвигаются в регистр 1 сдвига.

Таким образом, за 2 h тактов выполняется один шаг вычислений, после которого в регистре 1 сдвига содержится h младших разрядов нового значения функции, а в регистре 2 сдвига — h старших разрядов нового значения функции.

В режиме формирования логарифмической функции аналогичным обра-. зом за 2д тактов преобразователь выполняет один шаг вычислений, после которого в регистрах 1 и 2 сдвига содержатся 11 младших и П старших разрядов нового значения аргумента.

Содержимое регистра 3 сдвига после выполнения каждого шага вычисления за 2 и тактов уменьшается на единицу младшего разряда.

Рассмотрим процесс формирования кодов в регистре 3 сдвига в течение одного шага вычислений, так как на всех последующих шагах вычислений процесс формирования кодов в регистре 3 сдвига осуществляется аналогичным образом.

Перед началом каждого шага вычислений импульсный сигнал четвертого выхода блока 6 управления поступает через элемент И 17 и устанавливает триггер 10 в единичное состояние.

К моменту сдвига младшего разряда двоичного кода с выхода регистра 3 сдвига на выходе элемента 22 задержки на такт устанавливается сигнал логического нуля инверсного выхода триггера 10, . который блокирует элемент И 16. В это время на выходе элемента ИЛИ 13 формируется сигнал логической единицы прямого выхода триггера 11, который обеспечивает запись единичных кодов в младшие разряды нового значения двоичного кода, сдвигаемого в регистр 3 сдвига. Так продолжается до момента считывания первого (начиная с младшего разряда) единичного кода с выхода регистра 3 сдвига, сигнал которого сбрасывает триггер 10 в

11006 В процессе вычислений блок 5 сравнения выполняет функции сравнения двух последовательных двоичных 40 кодов и сбрасывается в конце каждого шага вычислений импульсными сигналами пятого выхода блока 6 управления.

В режиме вычисления экспоненциальной функции вычисления выполня- 45 ются до тех пор, пока на выходе элемента ИЛИ 13 не сформируется последовательный дополнительный двоичный код аргумента, который равен задан- ному в регистрах 7 и 8 значению аргу->0 мента. В этом случае срабатывает блок 5 сравнения, на первом выходе которого формируется единичный сигнал, открывающий элемент И 19. Импульсный сигнал шестого выхода бло- 55 ка 6 управления проходит через элементы И 19 и ИЛИ 12 на вход сброса триггера 11 и устанавливает его в

11 нулевое состояние. Возврат триггера

10 в некотором такте обеспечивает запись нулевого кода в регистр 3 сдвига в этом же такте, так как на прямом выходе триггера 10 действует сигнал логического нуля, а элемент задержки 22 в течение этого такта поддерживает элемент И 16 в закрытом состоянии. В следующем такте после возврата триггера 10 10 в нулевое состояние элемент И 16 открывается и выход регистра 3 сдвига подключается к своему установочному входу через элементы И 16 и ИЛИ 13.

Например, после первого шага вы- !5 числений в регистре 3 сдвига формируется во всех разрядах единичный код, так как триггер 10 сохраняет единичное состояние в течение всего шага вычислений. Двоичный код 20

111...11 соответствует дополнительному двоичному коду отрицательного значения аргумента экспоненциальной функции или отрицательного значения логарифмической функции. 2S

После второго шага вычислений триггер 10 сбрасывается в нулевое состояние единичным сигналом младшего кода 111...11, что обеспечивает как описано выше, запись в регистр gp

3 сдвига двоичного кода 111...10.

После третьего шага вычислений триггер 10 сбрасывается в нулевое состояние единичным сигналом второго разряда кода 111..;10 и в регистр 3 сдвига записывается новый код

111...01 и т.д.

1.2 нулевое состояние, в котором сигнал его прямого выхода блокирует элементьг И 17 и 18.

В цепи циркуляции кодов регистров 1 и 2 сдвига через вычитатель "

4 фиксируется динамическим способом

2п-разрядный двоичный код экспо.— ненциальной функции, а в цепи циркуляции регистра 3 сдвига через элементы И 16 и ИЛИ 13 — 2h-разрядный дополнительный код отрицательного значения аргумента.

В режиме вычисления логарифми- . ческой функции вычисления выполняются до тех пор, пока на выходе вычитателя 4 не сформируется двоичный код аргумента, который равен (или меньше) заданному в регистрах 7. и

8 значению аргумента. В этом случае срабатывает блок 5 сравнения, на первом (или втором) выходе которого формируется единичный сигнал,открывающий через элемент ИЛИ 15 элемент И 19. Импульсный сигнал шестого выхода блока 6 управления через элементы И 19 и.ИЛИ 12 сбрасывает триггер 11 в нулевое состояние, в котором блокируются элементы И 17 и 18. В цепи циркуляции регистра 3 сдвига через элементы И 16 и ИЛИ 13 фиксируется динамическим способом

2п-разрядный дополнительный код отрицательного значения логарифмической функции, а в цепи циркуляции регистров 1 и 2 сдвига через вычитатель 4 фиксируется 2tl -разрядный двоичный код положительного значения аргумента.

Пример. Вычисление. экспо- - ненциальной функции для n = 4.

Так как вес одной единицы приращения аргумента на одном шаге.

-т вычислений составляет 2 . = 2 то после восьми шагов вычислений значение а гумента будет равно

Х = 2 4 ° 2 ; — 2 ", a значение функции = е согласно вычислениям, сведенным в таблицу, равно

0,10011011, где точкой отмечен старший разряд результата вычислений.

Технико-экономическая эффективность изобретения по сравнению с базовым устройством, в качестве которого выбрано устройство-прототип, используемое в цифро-аналоговом комплексе для цепей моделирования систем управления, заключается в

1100621

14.

Продолжение таблицы

Регистр 2 Регистр 1

0001

1110. 1110,0011

1101. 1101. 0110

1100

«.1100

1010 . 1011. 1011

Номер шага

1111 !

010. 1010

Регистр 2 Регистр 1

1111

1111 —. 1111

0101

1010. 1010

1111 †.1111

1011. 1001 повышении точности вычислений, что обеспечивается удвоенным количеством

РазРЯдов пРедставлениЯ чисел.Абсо- Номер лютная погрешность вычисления экспо- шага ненциальной или логарифмической функ- ции базовым устройством, составляет

2 ", где 0 — количество разрядов представления функции, а для предложенного функционального преобра-2м зователя абсолютная погрешность- 2 . !О

3 жоаким образом, предложенный функциональный преобразователь обеспечиE вает повышение точности вычислений

И в 3 раз по сравнению с базовым устройством. l5

Например, при !1= 16 точность вычислений в предложенном функциональном преобразователе увеличивается более чем в 65000 раз по сравнению с базовым устройством. 20

Составитель А.Шуляпов

Редактор Л.Веселовская Техред Т. Маточка Корректор И.Зрдейи

Заказ 4581/37 Тираж б99 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1 13035, Москва, Ж-35, Раушская наб ., д . 4/5

Филиал ППП "Патент", г. Ужгород, ул . Проектная, 4