Цифровое логарифмическое устройство

 

ЦИФРОВОЕ ЛОГАРИФМИЧЕСКОЕ УСТРОЙСТВО, содержащее сдвигающий регистр, первьй блок постоянной памяти , первый умножитель, сумматор, причем выходы старших разрядов сдвигающего регистра соединены с входом первого блока постоянной памяти, выход мантиссы которого подключен к первому входу сумматора, отличающееся тем, что, с целью расширения класса решаемых задач путем вычисления логарифмов чисел по любому основанию, в нега дополнительно введен вычитающий счетчик, второй блок постоянной памяти, второй умножитель и блок управления, который содержит задающий генератор, первый, второй и третий элементы И и триггер, причем вход аргумента устройства соединен с информационным входом сдвигающего регистра, выход первого старшего разряда которого подключен к первому входу первого элемента И блока управления, вход запуска устройства соединен с первым входом второго элемента И блока управления и установочным входом вычитающего счетчика, выход которого подключен к старшим разрядам первого входа второго умножителя, вход основания устройства соединен с входом второго блока.постоянной памяти, выход которого подключен к второму входу второго умножителя, выход третьего элемента И блока управления соединен со счетным входом вычитающего счетчика и управляющим входом сдвига- § ющего регистра, выход младших разря (Л дов которого подключен к первому входу первого умножителя, выход разности мантисс первого блока постоянной памяти соединен с вторым входом первого умножителя, выход которого подключен к второму входу сумматора, выход которого соединен с младшими разрядами первого входа второго умножителя , выход которого подключен к выходу устройства, причем в блоке уп00 равления инверсный выход задающего ге нератора соединен с вторыми входами со первого и второго элементов И, прямой выход задающего генератора подключен к первому входу третьего элемента И, второй вход которого соединен с единичным выходом триггера, вход сброса которого подключен к выходу первого элемента И, -выход второго элемента соединен с входом установки триггера.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

gyp С 06 Р 7/556

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3549915/18 — 24 (22) 08. 02. 83 (46) 07.07.84. Бюл. № 25 (72) А.В.Гречухин, В.А.Грачев, Е.В.Демидов, В.В.Королев и В.П.Семенов (53) 681.325(088.8)

$,56) 1. Балашов Е.П. К вопросу применения сокращенных таблиц функций для построения высокопроизводительных однородных процессоров. — } Управляющие системы и машины". 1975, № 3, с. 99-102.

2. Авторское свидетельство СССР № 624233, кл. G 06 F 7/556, 1976. (прототип). (54)(57) ЦИФРОВОЕ ЛОГАРИФМИЧЕСКОЕ

УСТРОЙСТВО, содержащее сдвигающий регистр, первый блок постоянной памяти, первый умножитель, сумматор, причем выходы старших разрядов сдвигающего регистра соединены с входом первого блока постоянной памяти, выход мантиссы которого подключен к первому входу сумматора, о т л и— ч а ю щ е е с я тем, что, с целью расширения класса решаемых задач путем вычисления логарифмов чисел IIo любому основанию, в него дополнительно введены вычитающий счетчик, второй блок постоянной памяти, второй умножитель и блок управления, который содержит задающий генератор, первый, второй и третий элементы И и триггер, причем вход аргумента устройства соединен с информационным входом сдвигающего регистра, выход

„„SU„„1101819 А первого старшего разряда которого подключен к первому входу первого элемента И блока управления, вход запуска устройства соединен с первым входом второго элемента И блока управления и установочным входом вычитающего счетчика, выход которого подключен к старшим разрядам первого входа второго умножителя, вход основания устройства соединен с входом второго блока постоянной памяти, выход которого подключен к второму входу второго умножителя, выход третьего элемента И блока управления соединен со счетным входом вычитающего счетчика и .управляющим входом сдвига- Я ющего регистра, выход младших разрядов которого подключен к первому входу первого умножителя, выход разности мантисс первого блока постоянной памяти соединен с вторым входом первого умножителя, выход которого подключен к второму входу сумматора, выход которого соединен с младшими разрядами первого входа второго умно- { ) жителя, выход которого подключен к выходу устройства, причем в блоке уп- С)О равления инверсный выход задающего ге нератора соединен с вторыми входами р первого и второго элементов И, прямой выход задающего генератора подключен к первому входу третьего элемента И, второй вход которого соединен с единичным выходом триггера, вход сброса которого подключен к выходу первого элемента И, -выход второго элемента И соединен с входом установки триггера.

1101819

Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах, а также для сжатия динамического диапазона в устройствах цифровой обработ-g ки сигналов.

Известно устройство, содержащее входной регистр, два по тоянных запоминающих устройств и сумматор, причем выходы старших разрядов вход- 10 ного регистра соединены через первое постоянное запоминающее устройство с первыми входами сумматора, вторые входы которого через второе постоянное запоминающее устройство подключе-15 ны к выходам средних и младших разрядов входного регистра f 13.

Недостатком этого устройства является необходимость большого объема

IIOCTOHHHOH

Наиболее близким по технической сущности к изобретению является цифровое логарифмическое устройство, содержащее блок вычисления характеристики, сдвигающий регистр, регистр результа-25 та, блок априорной информации, первый и второй дешифраторы, блок выделения остатка, блок умножения, блок деления, сумматор, причем выход входного регистра через последовательно соединенныеЗО блок остатка, дешифратор и умножитель подключен к первому входу сумматора, второй вход которого соединен с первым выходом блока априорной информации, второй выход которого соединен через блок деления с входом блока умножения, выход блока вычисления характеристики соединен с входами блока выделения остатка и блока деления, выход сумматора соединен с вторым входом регистра результата (21 .

Недостатком известного устройства является невозможность вычисления логарифмов чисел по любому основанию.

Целью изобретения является расши- 45 рение класса решаемых задач путем вычисления логарифмов чисел по любому основанию.

Поставленная цель достигается тем, что в цифровое логарифмическое устройство, содержащее сдвигающий регистр, первый блок постоянной памяти, первый умножитель, сумматор, причем выходы старших разрядов сдвигающего регистра соединены с входом первого блока постоянной памяти, выход мантиссы которого подключен к первому входу сумматора, введены вычитающий счетчик, второй блок постоянной памяти, второй умножитель и блок управления, который содержит задающий генератор, первый, второй и третий элементы И и триггер, причем вход аргумента устройства соединен с информационным входом сдвигающего. регистра, выход первого старшего разряда которого подключен к первому входу первого элемента И блока управления, вход запуска устройства соединен с первым входом второго элемента И блока управления и установочным входом вычитающего счетчика, выход которого подключен к старшим разрядам первого входа второго умножителя, вход основания устройства соединен с входом второго блока постоянной памяти, выход которого подключен к второму входу второго умножителя, выход третьего элемента И блока управления соединен со счетным входом вычитающего счетчика и управляющим входом сдвигающего регистра, выход младших разрядов которого подключен к первому входу первого умножителя, выход разности мантисс первого блока постоянной памяти соединен с вторым входом первого умножителя, выход которого подключен к второму входу сумматора, выход которого соединен с младшими разрядами первого входа второго умножителя, выход которого подключен к выходу устройства, причем в блоке управления инверсный выход задающего генератора соединен с вторыми входами первого и второго элементов И, прямой выход задающего генератора подключен к первому входу третьего элемента И, второй вход которого соединен с единичным выходом триггера, вход сброса которого подключен к выходу первого элемента И, выход второго элемента И соединен с входом установки триггера.

На фиг.1 приведена структурная схема цифрового логарифмического устройства, на фиг.2 — функциональная схема блока управления.

Цифровое логарифмическое устройство (фиг.1) содержит сдвигающий регистр 1, первый блок 2 постоянной памяти, первый умножитель 3, сумматор 4, блок 5 управления, вычитающий счетчик 6, второй блок 7 постоянной памяти, второй умножитель 8, причем вход аргумента устройства сосдинсн с информационным входом сдвигающего регистра 1, выход старшего разряда которого соединен с первым входом

3 11018 первого элемента И блока 5 ун, выходы следующих k разрядов — с входом первого блока 2 постоянн< и памяти, выходы остальных разрядов — с первым входом первого умножптеля 3, а управляющий вход сдвигающего регистра и счетный вход вычитающего счетчика 6 подключены к выходу третьего элемента И блока 5 управления, выход мантиссы первого блока 2 постоянной памяти подключен к первому входу сумматора 4, а выход разности мантиссы первого блока 2 — к второму входу первого умножителя 3, выход каждого разряда которого подключен цепью сдви!

ra на n — (И+1) разрядов вправо к второму входу сумматора 4, где ti — количество разрядов сдвигающего ðeгистра, вход запуска устройства подключен к первому входу второго элемента И блока

5 управления и к установочному входу вычитающего счетчика 6, выход которого подключен к старшим разрядам первого входа второго умножителя 8, к младшим разрядам первого входа кото—

25 рого подключен выход сумматора 4, к второму входу второго умножителя 8 через второй блок 7 постоянной памяти подключен вход основания устройства.

Блок управления (фиг.2) содержит

30 задающий генератор 9, первый 0 и второй 11 элементы И, триггер 12, третий элемент И 13, причем инверсный выход генератора 9 подключен к вторым входам первого и второго элементов И .

10 и 11,a его прямой выход — к первому входу третьего элемента И 13, выход первого элемента И 10 подключен к

R-входу триггера 12, единичный выход которого подключен к второму входу. элемента И 13, выход которого являет-4О ся выходом блока-управления, выход второго элемента И 11 подключен к

5-входу триггера 12.

Устройство работает следующим об45 разом.

Двоичный код числа N, поступающий на вход аргумента устройства, записывается в сдвигающий регистр 1. После этого на вход запуска устройства поступает импульс запуска, который про-5б ходит на установочный вход вычитающего счетчика 6, устанавливая в ноль число и — 1, и на второй вход элемента И 11. Первый импульс с выхода задающего ген«ратора 9 после поступления импульса запуска с задержкой на длительность импульса задающего генератора 9 устанавливает триггер 12 в еди19 ничное состояние, разрешая тем самым прохождение импульсов с выхода задающего генератора 9 на выход блока управления. Каждый импульс блока управления сдвигает информацию в сдвигающем регистре 1 на один разряд влево, а в вычитающем счетчике 6 уменьшает на единицу записанное число и 1. При появлении "1" в старшем разряде сдвигающего регистра 1 на втором входе элемента И 10 будет напряжение логической единицы, à íà его первом входе — напряжение логического нуля на время существования импульса с выхода задающего генератора 9. Сразу после окончания импульса с выхода задающего генератора 9 триггер 12 устанавливается в нулевое состояние, и формирование импульсов прекращается.

Число импульсов в серии равно n -rn, где m — старший значащий разряд кода.

При этом на выходе вычитающего счетчика 6 формируется двоичный код, равный m 1, являющийся характеристикой логарифма кода числа К по основанию два. Этот код поступает на входы старших разрядов первого входа умножителя 8.

В первом блоке 2 постоянной памяти хранится 2 значений мантисс M лога1(Ъ рифмов чисел по основанию два и 2 " значений разностей М двух смежных значений мантисс. Мантиссы М соответствуют диапазону чисел от 1 до 2 с

-kшагом 2 и определяются выражением

Ы - (1+А!,/2"), где М„, — код k старших разрядов, начиная с п -1-ro разряда, после сдвига на n-rn разрядов, а М соответствует разности двух смежных мантисс кодов чисел на расстоянии шага 2

Пос:е появления в старшем разряде сдвигающего регистра 1 единицы на выходе k разрядов этого регистра, начиная с п-1 разряда, формируется код, являющийся кодом адреса для вывода соответствующих этому значению адреса мантиссы М и разности мантисс

И1. из первого блока 2 постоянной памяти. Значение мантиссы М посту— пает на первый вход сумматора 4. Разность мантисс ЬМ поступает на втоjc рой вход первого умножителя 3, на первый вход которого поступает код с выхода младших разрядов сдвигающего регистра 1, значение которого и-ш определяется выражением 2 / <„

Это значение кода в первом умножите1101819

3 ле 3 умножается на М, а так как каждый разряд выхода первого умножителя 3 подключен к второму входу сумматора 4 со сдвигом íà.h-(k+1) разрядов вправо, то на втором входе 5 сумматора значение поправки имеет вид

Полученное значение поправки к мантиссе ЬИ 1 в сумматоре 4 складывается со значением мантиссы Mk, поступающей с выхода первого блока 2 постоянной памяти. Этот код поступает на входы младших разрядов первого входа второго умножителя 8.

В результате на первом входе второго умножителя 8 будет логарифм кода числа М по основанию два в виде б

ДвоАный код числа а, являющийся. заданным основанием логарифма, поступает на вход основания устройства и используется как код адреса для вывода значения логарифма кода числа 2 по заданному основанию a(Cog Zf из второго блока 7 постоянной памяти. Это значение логарифма поступает на второй вход второго умножителя 8, на выходе которого получаем окончательный результат.

Оценивая технико-экономическую эффективность предлагаемого цифрового логарифмического устройства следует отметить, что в нем реализована воз" можность вычисления логарифма по любому заданному основанию. Указанная особенность позволяет использовать однотипные устройства для решения различных задач, например таких как получение выходных отсчетов, выраженных в децибеллах, неперах и т.д. без предварительного пересчета одних единиц

B другие.

1101819

Составитель А.Шуляпов

Редактор В.Данко Техред Ж. Кастелевич

Корректор В.Синицкая

Филиал ППП "Патент", г.ужгород, ул.Проектная, 4

Заказ 4767/32 Тираж 699 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5