Устройство для обнаружения ошибок

 

УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ОШИБОК, содержащее последовательно , соединенные входной блок, блок, фаэирования , стробирующий блок, первый счетчик несовпадения и элемент сов- . падения, к второму входу которого подключен выход второго счетчика несовпадения , вход которого подключен к выходу стробирующёго блока, последовательно соединенные интегратор, элемент сборки и регистр памяти; а также блок обнаружения ошибок, о тличающеес . я тем, что, с целью повышения достоверно.сти,введены последовательно соединенные ключ,, датчик комбинации, первый сумматор по модулю два, элемент И, второй сумматор по модулю два и первый переключатель , а также последовательно соединенные второй переключатель и элемент запрета, выход которого подсоединен к второму входу элемента сборки, к третьему входу которого подключен выход блока обнаружения ошибок,, к входу KOTOpoiro подключен выход первого переключателя, второй вход которого объединен с вторым входом регистра памяти,вто .рыми входами обоих сумматоров по модулю два и подключен к второму выходу первого счетчика несовпадения, третий вход первого переключателя объединен с третьим входом регистра i памяти, первым входом ключа, перрым входом второго переключателя и под (Л ключен к второму выходу блока фазирования , при этом первый выход второго переключателя подсоединен к второму входу элемента И, выход регистра памяти подсоединен к второму входу ключа, а второй выход второго переключателя подсоединен к входу интегратора, причем выход первого сумматора по модулю два подсоединен к прямому входу «лемента запрета . . ... ki 4 с

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

PECllVB JIHH (i9) SU(ii) 3I5g И 04 Ь 1/10

/pe pgllgp gМХ:: A

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Н ABTOPCHOMV СВИЯЕТЕПЬСТВУ (21 ) 3575571/18-09 (22) 06.04.83 (46) 30.06.84. Бюл. Р 24 (72) С.П.Попов, В.Н.Башмаков и С.Г.Соляник (53) 621.391(088.8) (56) 1. Авторское свидетельство СССР

Р 599267, кл. Н 04 L 1/10, 1978.

2. Авторское свидетельство СССР

Р 517173, кл, Н 04 L 1/10, 1974 (прототип). (54)(57) УСТРОИСТВО gIIH ОБНАРУ ЕНИЯ

ОШИБОК, содержащее последовательно соединенные входной блок, блок Ааэирования, стробирующий блок, первый счетчик несовпадения и элемент сов- . падения, к второму входу которого подключен выход второго счетчика несовпадения, вход которого подключен к выходу стробирующЕго блока, последовательно соединенные интегратор, элемент сборки и регистр памяти, а также блок обнаружения ошибок, о тл и ч а ю щ е е с.я тем, что, с целью повышения достоверности,введе-. ны последовательно соединенные ключ,. датчик комбинации, первый сумматор по модулю два, элемент И, второй сум-. матор по модулю два и первый переключатель, а также последовательно соединенные второй переключатель и элемент запрета, выход которого подсоединен к второму входу элемента сборки, к третьему входу которого подключен выход блока обнаружения ошибок, к входу которого подключен выход первого переключателя, второй вход которого объединен с вторым входом регистра памяти,вторыми входами обоих сумматоров по модулю два и подключен к второму выходу первого счетчика несовпадения, третий вход первого переключателя объединен с третьим входом регистра памяти, первым входом ключа, первым ф входом второго переключателя и подключен к второму выходу блока фазирования, при этом первый выход второго переключателя подсоединен к второму входу элемента И, выход регистра памяти подсоединен к второ- Я му входу ключа. а второй выход второго переключателя подсоединен к входу интегратора, причем выход первого сумматора по модулю два подсоединен к прямому входу элемента запрета.

1100746

Изобретение относится к технике передачи данных и может быть исполь эовано в устройствах защиты инфор. мации от ошибок систЕм передачи с решающей обратной связью (РОС).

Известно устройство для исправления ошибок в кодовой комбинации, содержащее однопороговый и двухпороговый блоки, соединенные с входом устройства, сумматор по модулю два, один вход которого соединен с выходом блока формирования полиномов ошибок, другой вход через последова" тельно соединенные буферный и основ. ной блоки памяти подсоединен к выходу однопорогового блока; а выход сумматора по модулю два подключен к первому входу элемента И, блок обнаружения ошибок, первый выход которого соединен с выходом устройства, второй выход — с вторым входом элемента И, выход которого соединен с вторым выходом устройства, а выход двухпорогового блока подсоединеи к первому входу блока Аормирования полиномов ошибок, второй вход которого подсоединен к второму выХоду блока обнаружения ошибок. выход сумматора по модулю два подсоедннен к входу блока обнаружения ошибок через элемент ИЛИ, другой вход которого подключен к выходу буферноro блока памяти, выход сумматора по модулю два подключен к дополнительному входу основного блока памяти, а дополнительный вход сумматора по модулю два.подключен к соответствующему выходу блока формирования нолиномов ошибок (1) .

Недостатками данного устройства дитя исправления ошибок в кодовой комбинации являются сложность аппаратурной реализации и невысокая достоверность.

Наиболее близким техническим решением к предлагаемому является устрбйство для обнаруЖения. ошибок, содержащее последовательно соединенные входной блок, блок фазирования, стробирующий блок, первый счетчик несовпадения и элемент совпадения, к второму входу которого подключен выход второго счетчика несовпадения, вход которого подключен к выходу схробирующего блока, последовательно соединенные интегратор, элемент сборки и регистр памяти, а также блок обнаружения ошибок, выход которого через дополнительный элемент совпадения подключен к второму входу элемента сборки, второй выход интегратора через дешифратор подключен к второму входу дополнительного элемента совпадения, к второму входу дешифратора подключен выход интегратора, к входу которого подсоединен второй выход блока фазирования через элемент совпадения, при этом второй выход первого счетчика несовпадения подсоединен к входу блока обнаружения ошибок и второму входу регистра памяти (2) .

Недостатками известного устройства для обнаружения ошибок являются невысокая достоверность, обусловленная ошибочным приемом сообщения в случае отсутствия недостоверных символов (стираний) при искажении информационной части кодовой комбинации; ложная браковка сообщения изза искажения проверочных разрядов. кодовой комбинации при правильном

15 приеме информационной части и допустимом количестве стираний.

Цель изобретения — повышение достоверности.

Цель достигается тем, что в

2р устройство для обнаружения ошибок, -содержащее последовательно соединен ные входной. блок, блок фазирования, стробирующий блок, первый счетчик. несовпадения и элемент совпадения, 25 к второму входу которого подключен выход второго счетчика несовпадения, вход которого подключен к выходу стробирующего блока, последовательно соединенные интегратор, элемент

gp сборки и регистр памяти, а также блок обнаружения ошибок, введены последовательно соединенные ключ, датчик комбинации, первый сумматор по модулю два, элемент И, второй сум матор по модулю два и первый переключатель, а также последовательно соединенные второй переключатель и элемент запрета, выход которого подсоединен к второму входу элемента сборки, к третьему входу которого подключен выход блока обнаружения ошибок, к входу которого подключен выход первого переключателя, второй вход которого объединен с вторым входом регистра памяти, вторыми входами обоих сумматоров по модулю два и подключен к второму выходу первого счетчика несовпадения, третий вход первого переключателя объединен с третьим входом регистра па50 мяти, первым входом ключа. первым входом второго переключателя и подключен к второму выходу блока фазирования, при этом:первый выход второго переключателя подсоединен

55 к второму входу элемента И, выход регистра памяти подсоединен к второму входу ключа, а второй выход второго переклю ателя подсоединен к входу интегратора. причем выход

gp первого сумматора по модулю два подсоединен к прямому входу элемен- та запрета;

На чертеже представлена структурно-электрическая схема устройства для обнаружения ошибок.

1100746

Устройство для обнаружения ошибок содержит входной блок 1, блок 2 фазирования, стробирующий блок 3, первый и второй счетчики 4 и 5 несовпадения, элемент 6 совпадения, блок 7 .обнаружения ошибок, регистр

8 памяти, элемент 9 сборки, интегратор 10, датчик 11 комбинаций, первый и. второй переключатели 12 и 13, первый и второй сумматоры 14 и 15 по модулю два, элемент И 16, ключ 10

17, элемент 18 запрета.

Устройство для обнаружения ошибок работает следующим образом.

Передаваемая информация кодируется избыточным разделимым (n,ê) ко- 15 дом, где п — длина кодовой комбинации, к — число информационных разрядов. Проверочные разряды, число которых равно tl -к, передаются пос,ле информационных. 20

Двоичные сигналы кодовых комбинаций подаются в последовательном виде, начиная с информационных разрядов, с входа устройства для обнаружения ошибок на входной блок 1. В 25 входноМ блоке 1 сигналы преобразуются в соответствующий вид, согласу- . ются по току и напряжению с входом и поступают на входы блока 2 и стробирующего блока 3. Блок 2 формирует тактовые стробирующие импульсы, которые подаются на тактовый вход стробирующего блока 3, где формируются кодовые последовательности. В счетчиках 4 и 5 несовпадения анализиРУются З5 кодовые последовательности противоположных полярностей, причем на информационном выходе счетчика 5 об" разуются значащие позиции кодовых комбинаций. На управляющих выходах счетчиков 4 и 5 образуются двоичные сигналы, которые поступают в элемент

6 совпадения.

С информационного выхода счетчика

5 несовпадения кодовые элементы по- 45 ступают в регистр 8 памяти для временного запоминания принимаемой инАор. мационной части комбинации,а также в блок 7 обнаружения ошибок через переключатель 12,управление которым осу- 50 ществляется, сигналом с разрешающего выхода блока 2.

Если сигналы на управляющих выходах обоих счетчиков 4 и 5 несовпадения отсутствуют, на выходе элемента 6 совпадения образуется импульс, свидетельствующий о наличии недостоверного символа (стирание). Этот импульс поступает на вход интегратора

10, вход которого с помощью разреша- 60 ющего сигнала с блока 2, поступающего на переключатель 13, подключен к выходу элемента 6 совпадения на время приема информационных символов в кодовой комбинации. 65

Если число недостоверных информационных элементов превыаает величину порогового значения на выходе интегратора 10 появляется сигнал переполнения, который поступает через элемент 9 сборки на сбросовый вход регистра 8 памяти. По этому сигналу прекращается прием проверочных разрядов кодовой комбинации, информация в регистре 8 стирается, устройство для обнаружения ошибок переходит в режим приема очередного сообщения, а по обратному каналу в системах РОС посылается сигнал переспроса на повторную передачу забракованной ко,довой комбинации, Если недостоверные символы отсутствуют в информационной части или их число не превышает порогового значения, устройство продолжает прием проверочных разрядов кодовой комбинации. По сигналу с разрешающего выхода блока 2 вход переключателя 13 отключается от входа интегратора счетчика 10 и подключается к одному из входов элемента И 16, а выход переключателя 12 отключается от инфор мационного выхода счетчика 5 несовпадения и соединяется с выходом сумматора 15 по модулю 2. При этом отключается вход регистра 8 памяти, предотвращая запись в его разряды проверочных символов кодовой комби.нации, и открывается ключ 17. подготавливая выдачу информационных разрядов из регистра 8 памяти в датчик

11 комбинации. Устройство для обнаружения ошибок переходит в режим приема проверочной части кодовой комбинации.

Проверочные разряды, поступающие с выхода счетчика 5 несовпадений, одновременно подаются на вход сумматора 14 по модулю два, а через сум матор 15 по модулю два и переключатель 13 — в блок 7, в котором осуществляется анализ кодовой комбинации на наличие нли отсутствие искажений. Одновременно на второй вход сумматора 14 по модулю два синхронно с элементами, выдаваемыми с выхода счетчика 5 несовпадения, поступают проверочные символы иэ датчика 11 комбинации, сформированные путем ко дирования информационной части комбинации, принятой и записанной в регистре 8 памяти.

Проверочные символы, выдаваемые с выходов счетчика 5 несовпадения и датчика 11 комбинации, поразрядно сравниваются между собой на сумматоре 14 по модулю два. Результат сравнения поступает на вход элемента

И 16 и на запрещающий вход элемента

18 запрета.

На другие входы элементов через переключатель 12 подается сигнал с

1100746 выхода элемента 6 совпадения . о наличии или отсутствии недостоверных символов (стираний).

В случае идентичности сравниваемых разрядов на выходе сумматора 14 по модулю два сигнал отсутствует, значащие разряды с выхода счетчика

5 несовпадения через сумматор 15 по модулю два и переключатель 13 вводятся в блок 7. При необнаружении ошибок информация из регистра 8 10 памяти поступает на выход. Устройство для обнаружения ошибок переходит в режим приема очередного сообщения.

Если информационная часть кодовой комбинации принята правильно, а про- 15 верочная искажена, устройство для обнаружения ошибок обеспечивает исправление ошибочно принятых значащих разрядов, на местах которых появляются стирания (недостоверные О элементы), выявленные с помощью счет. чиков 4 и 5 несовпадения и элемента 6 совпадения.

В случае искажения проверочной части кодовой комбинации на выходе сумматора 14 по модулю два формируется сигнал, который поступает на один из входов элемента И 16, на другой вход которой с большой вероятностью поступает сигнал о наличии недостоверного элемента. В результа те на выходе элемента И 16 появляется сигнал, который поступает на один из входов сумматора 15 до модулю два а на второй вход последнего подается искаженный проверочный- символ кодовой комбинации, поступающей из канала связи. при этом на .сумматоре 15 по модулю два происходит инвертирование искаженного разряда.

Таким образом, инвертирование искаженного элемента проверочной части осуществляется каждый раз, когда возникает данная ситуация. В абсолютном большинстве случаев это будет соответствовать исправлению ошибочно принятой комбинации.

В случае несовпадения одноименных разрядов и отсутствия недостоверных символов на местах, этих несовпадений, сигнал с выхода сумматора 14 по модулю два через открытый элемент 18 запрета и, элемент 9 сборки бракует информационные разряды кодовой комбинации, записанной в регистре 8 памяти.

Это осуществляется для устранения необнаруженных ошибок, возникающих в

Результате искажения информационной части и отсутствия .недостоверных символов в процессе приема сообщения.

Предлагаемое устройство обладает более высокой технико-экономической эффективностью по сравнению с известным. Введение в него новых элементов и связей позволяет существенно повысить достоверность приема без значительного уменьшения относительной скорости передачи информации.

1100746

Составитель T.Ïoääóáíÿê

Редактор И.Касарда Техред T. Маточка Корректор Л. Пилипенко

Заказ 4499/44 Тираж 635 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35 Раушская наб. д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4