Делитель частоты следования импульсов на три

 

ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ. ИМПУЛЬСОВ НА ТРИ по авт.св. № 784004, отличающийся тем, что, с целью повышения надежности в работе, в него введен дополнительный элемент И-НЕ, входы которого подключены к инверсным выходам триггеров второго и третьего разрядов, a выход - к единичному входу триггера первого разряда . -Ф5 OS тг D С гЫ Г с а Eh Ebi Oi оо

СОЮЗ СОВЕТСНИХ

О ЦФ НОП

РЕСПУБЛИК зсЮ Н 03 К 23/02

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ARTOPCNOMV СВИДатОЬСтви (6 1) 784 004 (21) 3451108/18-21 (22) 11. 06. 82 (46) 23.07.84. Бюл. У 27 (72) А.А. Володько (53) 621.374.44(088.8) (56) 1. Авторское свидетельство СССР

У 784004, кл. Н 03 К 23/02, 1979.

„„SU„„1104668 A (54)(57) ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ

ИМПУЛЬСОВ НА ТРИ по авт.св. В 784004, отличающийся тем, что, с целью повышения надежности в работе, в него введен дополнительный элемент

И-НЕ, входы которого подключены к инверсным выходам триггеров второго и третьего разрядов, а выход — к единичному входу триггера первого разряда.

1 1104

Изобретение относится к импульсной технике и может быть использовано при построении генераторов тактового питания приборов с зарядовой связью.

По основному авт.св. Р 784004 известен делитель частоты на три, содержащий в каждом разряде триггер, прямой выход которого подключен к первому входу логического элемента И-НЕ, и инвертор, вход которого подключен 10 к входной шине и входам синхронизации триггеров, вторые входы логических элементов И-НЕ подключены к выходу инвертора, а выходы логических элементов И-НЕ второго и третьего разрядов соединены с инверсными входами соответствующих триггеров предыдущих разрядов, а выход логического элемента

И-НЕ первого разряда соединен с инверсным входом триггера третьего разряда (1 ).

Однако устройство обладает недостаточно высокой надежностью в работе,. так как при включении питания возможно такое состояние делителя, при кото ром на прямых выходах всех триггеров устанавливается низкий потенциал, соответствующий уровню логического

"О", из-за чего делитель перестает работать в режиме деления частоты.

Цель изобретения — повышение надежности в работе делителя, Для достижения поставленной цели в делитель частоты на три введен дополнительный элемент И-НЕ, входы которого подключены к инверсным выхо35 дам триггеров второго и третьего разрядов, а выход — к единичному входу триггера первого разряда.

На чертеже представлена структур- 40 ная схема устройства.

Делитель частоты содержит триггеры 1-3, входную шину 4, логические элементы 5-7 И-НЕ, дополнительный элемент 8 И-НЕ, инвертор 9. При этом 45 прямые выходы триггеров 1-3 соединены с первыми входами соответствующих элементов 5-7 И"НЕ, а инверсные выходы триггеров 2 и 3 соединены с первым и вторым соответственно входами

50 элемента 8 И"НЕ, выход которого подключен к единичному входу триггера 1, входы синхронизации триггеров 1-3 соединены с входной шиной 4 и входом инвертора 9, выход которого подключен к вторым входам элементов 5-7

668 2

И-НЕ, выходы элементов 6 и 7 и И-НЕ подключены к инверсным входам соответственно триггеров 1 н 2, а выход элемента 5,И-НЕ подключен к инверсному входу триггера 3.

Устройство работает следующим образом.

Пусть до подачи тактовых импульсов делитель находился в состоянии 100.

Тогда на выходах элементов 6 и 7

И-НЕ действует уровень логической "1", а на выходе элемента 5 .И-НŠ— уровень логического "0". При приходе первого тактового импульса триггер 2 через время, определяемое задержкой переключения, переходит в состояние

Я = 1. За это же время на выходе элемента 5 И-НЕ формируется уровень.логической "ll", подготавливающий триггер 3 к переключению..Во время действия тактового импульса делитель находится в состоянии 110. По окончании тактового импульса на выходе элемента 6 И-НЕ формируется ypoaeHb логического "0", устанавливающий триггер 1 в состояние 9,= О. По окончании тактового импульса делитель находится в состоянии 010.

Аналогично при поступлении второго тактового импульса делитель находится в состоянии 011, а по его окончании — в состоянии 001, при поступлении третьего тактового импульса делитель находится в состоянии 101, а по его окончании — в состоянии 100 (исходное состояние). Таким образом, длительность перекрытия выходных импульсов делителя равна длительности тактовых импульсов, плюс задержка переключения триггера по входу установки в нулевое состояние.

Если при включении питания делитель станавливается в состояние 000, то на входах логического элемента 8 будут действовать уровни логической "1", а на его выходе — уровень логического

"О", который принудительно установит триггер в состояние Я = 1, в результате чего делитель установится в исходное состояние 100. Таким образом, введение элемента

8 И-НЕ позволяет исключить нерабочее состояние 000 делителя, как при включении питания, так и при сбоях триггеров в ходе работы делителя и тем самым повысить его надежность работы.

ППЩ(ПН Занан 3321/а3 2нден 862 Подписное

Филиал ШШ Патент, г. Ужгород, ул.Проектная,4