Одноразрядный комбинационный сумматор

 

ОДНОРАЗРЯДНЫЙ КОМБИНАЦИОННЫЙ СУММАТОР, содержащий первый элемент И-НЕ и первый элемент ИЛИ-НЕ, причем прямой вход первого операнда сумматора соединен с первыми входами первых элементов И-НЕ и ИЛИ-НЕ, а прямой вход второго операнда сумматора соединен с вторыми входами первых элементов И-НЕ и ИЛИ-НЕ, о т л ичающийс я тем, что, с целью повышения быстродействия, он содержит второй и третий элементы И-НЕ, второй и третий элементы ИЛИ-НЕ, причем инверсные входы первого и второго операндов сумматора соединены соответственно с nepBHNM и вторыми информационными входами второго элемента И-НЕ и второго элемента ИЛИ-НЕ, выходы которых объединены, являются выходом переноса сумматора и соединены с первым информационным входом третьего элемента И-НЕ и первым информационным входом третьего элемента ИЛИ-НЕ, выходы первых элементов и ИЛИ-НЕ соединены с вторыми информационными входами третьего элемента И-НЕ и третьего элемента ИЛИ-НЕ соответственно, 9 выходы которых объединены и являются выходом сумкы сумматора, вход переноса сумматора соединен с управляющи ми входами второго и третьего элемен тов И-НЕ и второго и третьего элементов ИЛИ-НЕ. § ел ЭО 00. |

СОЮЗ СОВЕТСКИХ

МЯ

РЕСПУБЛИК

887 А (19) (И)

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPGHOMV СВИДЕТЕЛЬСТВУ

БИБАЫ»

73

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3526033/18-24 (22) 82 (46) 30.07. 84. Бюл. 9 28 (72) И.И.Мышников (53) б 81. 325. 5 (088. 8) (56) 1. Букреев И.Н. Микроэлектронные схемы цифровых устройств,М., Советское радио, 1975, с. 30, рис.

1.2.6.

2. Будинский и. Логические цепи в цифровой технике. М., связь, 1977, с. 129, рис. 5.36б (прототип). (54)(57) ОДНОРАЗРЯДНЫЙ КОМБИНЛЦИОННЫИ СУММАТОР, содержащий первый элемент И-НЕ и первый элемент ИЛИ-НЕ, причем прямой вход первого операнда сумматора соединен с первыми входами первых элементов И-НЕ и ИЛИ-НЕ, а прямой вход второго операнда сумматора соединен с вторыми входами первых элементов И-НЕ и ИЛИ-НЕ, о т л ич а ю шийся тем, что, с целью повышения быстродействия, он содержит второй и третий элементы И-НЕ, второй и третий элементы ИЛИ-НЕ, причем инверсные входы первого и второго операндов сумматора соединены соответственно с первыми и вторыми информационными входами второго элемента

И-HE и второго элемента ИЛИ-НЕ, выхо" ды которых объединены, являются выходом переноса сумматора и соединены с первым информационным входом третьего элемента И-HE и первым информационным входом третьего элемента ИЛИ-НЕ, выходы первых элементов И-НЕ и ИЛИ-НЕ соединены с вторыми информационными входами третьего элемента И-НЕ и вретьего элемента ИЛИ-НЕ соответственно,® выходы которых объединены и являются выходом сумки сумматора, вход переноса сумматора соединен с управляющи ми входами второго и третьего элемен тов И-НЕ и второго и третьего элементов ИЛИ-НЕ. а

1105887

+ bc, А, = аЬ с ас

Аз ab a +Ь, А, = (а+ Ь)с abc, Аь а+Ь

abc + аЪс = S, 55

F ху З

Изобретение относится к вычислительной технике и может быть использовано для построения сумматоров с последовательным переносом.

Известны сумматоры, содержащие линию переноса, элементы И-НЕ, двухи трехвходовые элементы И с открытым коллекторным выходом, с магистральным подключением по ИЛИ f1 3 и f27.

Недостатком данных сумматоров является то, что при подключении к ма- !О гистрали по ИЛИ требуются дополнительные внешние нагрузочные резисто" ры, что усложняет их схему и снижает быстродействие.

Цель изобретения - повышение быст- 15 родействия.

Указанная цель достигается тем, что одноразрядный комбинационный сумматор, содержащий первый элемент

И-НЕ и первый элемент ИЛИ-НЕ, причем прямой вход первого операнда сумматора соединен с первыми входами первых элементов И-НЕ и ИЛИ-НЕ, а прямой вход второго операнда сумматора соединен с вторыми входами первых элементов И-НЕ и ИЛИ-НЕ, соде1-жит второй и третий элементы И-НЕ, второй и третий элементы ИЛИ-НЕ, причем инверсные входы первого и второго операндов сумматора соединены соответственно с первыми н вторыыю информационнымн входами второго И-НЕ и второго элемента ИЛИ-НЕ, выходы которых объединены, являются выходом переноса сумматора и соединены с первым информационным входом третьего элемен- 35 та И-НЕ н первым информационным входом третьего элемента ИЛИ-НЕ, выходы первых элементов И вЂ” НЕ и ИЛИ-НЕ соединены с вторыми информационными входами третьего элемента И-НЕ и третье- go го элемента ИЛИ-НЕ соответственно, выходы которых объединены и являются выходом сумьы сумматора, вход переноса сумматора соединен с управляющими входами второго и третьего элементов И-HE н второго и третьего элементов ИЛИ-НЕ.

На чертеже представлена схема сумматора.

Сумматор содержит элементы И-НЕ

1-3, элементы ИЛИ-НЕ 4-6, входы 7"11 выходы 12 и 13. Элементы 1 и 2 И-НЕ имеют специальный управляющий вход и реализуют функцию где. х, у — сигналы на информационных входах элемента;

Z — сигнал на управляющем входе.

Элементы 4 и 5 ИЛИ-НЕ также имеют специальный управляющий вход н реализу.ют функцию

Сумматор работает следующим образом.

На входы 7-11 сумматора подаются соответственно сигналы а, Ъ, à, b с, где а, Ь - первое и второе слагаемые, с - перенос из предыдущего разряда.

Выходи элемента И-НЕ 1 и элемента

ИЛИ-HE 4, а также выходы элементов

И-НЕ 2 и ИЛИ-НЕ 5 объединены с помощью Монтажного ИЛИ, Элементы И-НЕ и ИЛИ-НЕ 1, 3, 4, 6 реализуют соответственно следующие логические функции.где а, Ь - первое и второе слагаеьа-"-:, с - перенос из предыдущего разряда. Сигнал на выходе 12 сумматора

А1 = А., 0 А = ас + Ьс + аЬс = с, . т.е. является инверсией сигнала переноса в следующий разряд (ф — знак Монтажного ИЛИ ) . Элементы И-НЕ и ИЛИ-НЕ 2 и 5 реализуют следующие функции:

Аг (A„+ A„)Az с

А (А„+ Ay+ Аь)с.

Сигнал на выходе 13 сумматора

А )= A> O A6 = (ac + bc + abc) (a+b)c+

+(ас + Ьс + аЬс + аЪ) с аЬс + аЬс + т.е. является инверсией сигнала сумм двух одноразрядных двоичных чисел с учетом переноса из предыдущего разряда.

Технико-экономический эффект предложенного изобретения заключается в повышении его быстродействия. Цепь, формирующая сигнал переноса, имеет один каскад элементов, что определяет большую скорость распространения переноса в многоразрядном сумматоре.

ВНИИПИ Эаказ 5602/38 Тираж 699 Подписное филиал ППП "Патент", r. Ужгород, ул.Проектная, 4