Устройство для контроля логических блоков

 

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ БЛОКОВ, содержащеезадатчик тестов, блок управления, генератор импульсов, группу из f, сигнатурных анализаторов (где пколичество информационных входов устройства) и блок индикации, причем блок управления содержит первый, второй и третий триггеры, первый элемент ИЛИ, первый счетчик, первый элемент НЕ, первый элемент И и два переключателя, причем выходы первого и второго переключателей соединены соответственно со входами первого и второго триггеров блока управления, единичный выход первого триггера блока управления соединен с первым входом первого элемента ИЛИ, выход которого соединен с первыгл входом первого элемента И, единичный выход второго триггера блока управления соединен со.входом обнуления первого счетчика блока управления , со входаминачальной установки сигнатурных анализаторов группы, выход переполнения первого счетчика соединен со счётным входом третьего триггера, нулевой выход которого соединен со вторым входом первого элемента И и через первый элемент НЕ блока управления - со входом разрешения за-, писи каждого сигнатурного анализатора группы, информационный выход i 1+1)го сигнатурного анализатора соединен со входом блока индикации, информационные выходы задатчика тестов являются тестовыми выходами устройства , каждый вход группы информационных входов устройства соединен с . первым информационным входом соответствующего сигнатурного анализатора группы, информационный выход каждого i-ro сигнатурного анализатора группы (где i- от 1 до п) соединен со вторым информационным входом (-1 4-1)-го сигнатурного анализатора, второй информационный вход первого I сигнатурного анализатора соединен с шиной нулевого потенциала, о т л ичающееся тем, что, с целью с «g повышения быстродействия, в устройство введен блок настраиваемой задержки , содержащий регистр, счетчик, элемент И и элемент ИЛИ, а в блок - управления введены четвертый и пятый .триггеры, второй счетчик, группа переключателей, второй и третий эле- ё менты И, второй элемент ИЛИ и второй э.пемент НЕ, причем нулевой выход третьего триггера блока управления соединен с первым входом второго элемента И, выход которого соедиСП нен со счетным входом первого счетчика блока управления и с тактовым входом задатчика тестов, выход перво го элемента И соединен со счетным входом четвертого триггера, единичный выход которого соединеНу со вторым входом второго элемента И блока управления, с первым входом элемента И. блока настраиваемой задержки и с входом разрешения счета счетчика бло ка настраиваемой задержки, единичный выход второго триггера блока управления соединен с первым входом второго элемента ИЛИ, со входом начальной установки второго счетчика, выход переполнения которого соединен со вторым входом второго элемента ИЛИ, вы;хоя второго элемента ИЛИ соединен

союз сонетсних

СОЦИАЛИСТИЧЕСНИХ

РЕСПУЬЛИН

g(59 G 06 F 11/22 госудАРстеенный номитет сссР по делАм изОБРетений и отнРьпий (21) 3476606/18-24 (22) 30.07.82 (46) 30.07.84. Бюл. М 28 (72) Р. О. Батиста (Куба) (71) Львовский ордена Ленина политехнический институт Ленинского комсомола (53) 681. 3(088.8) (5 6 ) 1. Авторское свидетельство СССР

М 868763, кл. 0 06 F 11/22, 1980.

2. Авторское свидетельство СССР

М 875390, кл. 0 06 F 15/46, 1979. (54)(57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ БЛОКОВ, содержащее задатчик тестов, блок управления, генератор импульсов, группу из в сигнатурных анализаторов (где и — количество информационных входов устройства) и блок индикации, причем блок управления содержит первый, второй и третий триггеры, первый элемент ИЛИ, первый счетчик, первый элемент НЕ, первый элемент И и два переключателя, причем выходы первого и второго переключателей соединены соответственно со входами первого и второго триггеров блока управления, единичный выход первого триггера блока управления соединен с первым входом первого элемента ИЛИ, выход которого соединен с первым входом первого элемента И, единичный выход второго триггера блока управления соединен со.входом обнуления первого счетчика блока управления, со входами начальной установки сигнатурных анализаторов группы, выход переполнения первого счетчика соединен со счетным входом третьего триггера, нулевой выход которого соединен cG вторым входом первого элемента И и через первый элемент НЕ блока управления — со входом разрешения за-, писи каждого сигнатурного анализатора группы, информационный выход и +1)-го сигнатурного анализатора

„,Su„„1105897 A соединен со входом блока индикации, информационные выходы задатчика тестов являются тестовыми выходами устройства, каждый вход группы информационных входов устройства соединен с первым информационным входом соответствующего сигнатурного анализатора группы, информационный выход каждого i-го сигнатурного анализатора группы (где i -э от 1 до ь) соединен со вторым информационным входом (+1)-го сигнатурного анализатора, второй информационный вход первого ! сигнатурного анализатора соединен с шиной нулевого потенциала, о т л ич ающе е с ятем, что, с целью повышения быстродействия, в устрой- ® ство введен блок настраиваемой задержки, содержащий регистр, счетчик, Ц ф элемент И и элемент ИЛИ, а в блок управления введены четвертый и пятый .триггеры, второй счетчик, группа переключателей, второй и третий элементы И, второй элемент ИЛИ и второй элемент НЕ,, причем нулевой выход третьего триггера блока управления В соединен с первым входом второго элемента И, выход которого соединен со счетным входом первого счет- Ql чика блока управления и с тактовым Я входом эадатчика тестов, выход перво го элемента И соединен со счетным входом четвертого триггера, единич- а, 1 ный выход которого соединен со вто1 рым входом второго элемента И блока управления, с первым входом элемента

И. блока настраиваемой задержки и с входом разрешения счета счетчика бло-,И ка настраиваемой задержки, единичный выход второго триггера блока управления соединен с первым входом второго элемента ИЛИ, со входом начальной установки второго счетчика, выход переполнения которого соединен со вто" рым входом второго элемента ИЛИ, вы, ход второго элемента ИЛИ соединен

1105897

10 со входом начальной установки третьего триггера, единичный выход которого соединен с первым входом третьего элемента И и через второй элемент НЕ со входом пуска первых и сигнатурных анализаторов группы, выход тактового генератора. соединен со вторым входом

;третьего элемента И блока управления, и со вторым входом элемента И блока, настраиваемой задержки, выход третье го элемента И блока управления соединен со счетным входом второго счетчика, со входом разрешения переписи в tn +1 ) -й сигнату рный анализ атор группы, с первым входом элемента ИЛИ блока настраиваемой задержки, выходы третьего переключателя блока управления соединены соответственно с единичным и нулевым. входами пятого триггера блока управления, единичный выИзобретение относится к вычислительной технике и может быть исполь-. зовано для контроля логических блоков электронного цифрового оборудования.

Известно устройство для контроля логических блоков, работающее по принципу сравнения эталонных выходных реакций с выходными реакциями, полученными на выходах контролируемого блока. Оно содержит память, бдок записи, генератор импульсов, триггер, первый и второй элементы И, 1 блок управления, счетчик импульсов, дешифратор, регистр теста, коммутатор и схему сравнения логических состояний (1).

Недостатками данного устройства являются: сравнительно малое быстродействие за счет применения памяти в качестве . генератора тестов и за счет последовательного изменения входных воздействий с целью устранения гонок электрических сигналов в схеме; большой объем памяти, используемый для хранения тестовой. программы и эталонных выходных реакций.

Наиболее близким к предлагаемому является устройство для контроля логических блоков, содержащее задатчик тестов, контролируемый логический блок, блок управления, генератор импульсов, первые и сигнатурных анализаторов, второй сигнатурный анализатор и блок индикации. Выходы блока управления соединены с первыми входами сигнатурных анализаторов и с входом задатчика тестов, выходы котороход которого соединен со входом разрешения записи регистра блока настраиваемой задержки, информационные выходы которого соединены с информационными входами счетчика, выход элемента И блока настраиваемой задержки соединен со счетным входом счетчика, выход переполнения которого соединен со вторым входом элемента

ИЛИ блока настраиваемой задержки, со входом первого элемента ИЛИ блока управления и со входом начальной установки третьего триггера блока управления, выход элемента ИЛИ блока настраиваемой задержки соединен с тактовым входом первых сигнатурных анализаторов, выходы группы переключателей группы блока управления соединены с информационными входами регистра блока настраиваемой задержки. го соединены с входами контролируемого блока, выходы которого соединены с вторыми входами первых и- сигнатурных анализаторов, выход каждого предыдущего из первых h сигнатурных анализаторов соединен с третьим входом каждого последующего из первых

V сигнатурных анализаторов, вход последнего и-го сигнатурного анализатора соединен с входом второго сигнатурного анализатора, выход которого соединен с блоком индикации.

Блок управления содержит три триггера, первый элемент И, первый инвертор, элемента ИЛИ, первый счетчик, два переключателя, коммутирующие установочные входы двух триггеров, причем выход первого триггера через элемент ИЛИ соединен с первым входом первого элемента И, выход второго триггера соединен с входом сброса первого счетчика (23.

Недостатком известного устройства является то, что оно может только контролировать логические блоки, содержащие схемы, предельная частота работы которых меньше или равна фиксированной частоте устройства. Это приводит к возникновению неопределенных состояний этих схем, что в ко30 нечном результате приводит к неоднозначности выходных сигнатур.

Другим недостатком этого устрой.ства является сравнительно невысокое быстродействие при контроле логиче35 ских блоков, у которых время распространения сигналов от входа к выходу меньше фиксированного времени в устройстве контроля. Время проведения

1105897 контРоля одного блока устройством определяется временем задержки распространения сигнала от входа к выходу.

При проведении контроля блоков, у которых время распространения сигна! ла со входа на его выход небольшое, производительность устройства для контроля падает, так как фиксированное время, необходимое для считывания сигнатуры, не меняется при контрапе блоков, у которых время контроля меньше.

Целью изобретения является повышение быстродействия устройства контроля логических блоков. 15

Поставленная цель достигается тем

1 что в устройство для контроля логических блоков введен блок настраива- емой задержки, содержащий регистр, счетчик, элемент И и элемент ИЛИ, а в блок управления введены четвертый и пятый триггеры, второй счетчик, группа переключателей, второй и третий элементы И, второй элемент ИЛИ и второй элемент НЕ, причем нулевой

25 выход третьего триггера блока управления соединен с первым входом второго элемента И, выход которого соединен со счетным входом первого счетчика блока .-правления и с тактовым входом задатчика тестов, выход первого элемента И соединен со счетным входом четвертого триггера, единичный выход которого соединен с вторым входом второго элемента И блока управления, с первым входом элемента

И блока настраиваемой задержки и с входом разрешения счета счетчика блока настраиваемой задержки, единичный выход второго триггера блока уп- 40 равления соединен с первым входом второго элемента ИЛИ, с входом начальной установки второго счетчика, выход переполнения которого соединен с Вторым входом второго элемента ИЛИ 45 выход второго элемента ИЛИ соединен с входом начальной установки третьего триггера, единичный выход которого соединен с первым входом третьего элемента И и через второй элемент

НЕ с входом пуска первых г сигнатурных анализаторов группы, выход такто. вого генератора соединен с вторым входом третьего элемента И блока управления и с вторым входом элемента

И блока настраиваемой задержки, выход третьего элемента И блока управления соединен со счетным входом второго счетчика, с входом разрешения переписи в (и+1) -й сигнатурный анализатор группы, с первым входом эле- 60 мента ИЛИ блока настраиваемой задержки, выходы третьего переключателя блока управления соединены соответственно с единичным и нулевым входами пятого триггера блока управления, 65 единичный выход которого соединен с входом разрешения записи регистра блока настраиваемой задержки, информационные выходы которого соединены с информационными входами счетчика, выход элемента И блока настраиваемой задержки соединен со счетным входом счетчика, выход переполнения которого соединен с вторым входом элемента ИЛИ блока настраиваемой задержки, с входом первого элемента ИЛИ блока управления и с входом начальной установки третьего триггера блока управления, выход элемента ИЛИ блока настраиваемой задержки соединен с тактовым входом первых и сигнатурных анализаторов, выходы группы переключателей группы блока управления соединены с информационными входами регистра блока настраиваемой задержки.

На фиг. 1 приведена блок-схема устройства для контроля логических блоков; на фиг. 2 — функциональная схема блока управления; на фиг. 3 функциональная схема блока настраиваемой задержки.

Устройство для контроля логических блоков содержит блок 1 управления, шину 2 управляющих сигналов 2.12(3+7), генератор 3 импульсов с выходом 4, блок 5 настраиваемой задержки с выходами 6. 1, 6.2, задатчик 7 .тестов, вырабатывающий на выходах 8 тестовые последовательности и представляющий собой генератор последовательности псевдослучайных кодов, контролируемый логический блок 9 с выходами 10.1 — 10.h, первые 11 и вторые 12 элементы И, элементы 13 ИЛИ, сумматоры по модулю два 14 и регистры 15 сдвига, образующие группу сигнатурных анализаторов 16.1-16.г, имеющие выходы 17.1-17.г, сигнатурный анализатор 18, содержащий сумматор 14, регистр 15 и блок 19 индикации.

Выходы блока 1 управления соединены с входами. элементов 11 и 12 и установочным входом группы сигнатурных анализаторов 16.1-16.п, с входами блока 5, с входами сигнатурного анализатора 18 и с входом задатчика 7 тестов. Выходы 8 задатчика тестов 7 соединены с входами контролируемого блока 9, выходы 10 которого подключены к входам сумматора 14 группы сигнатурных анализBTopQB 16.1-16.> .

Выход 4 генератора 3 импульсов сое- динен с первым входом блока 1 управления и с входом блока 5. Выход 16.1 блока 5 соединен с вторым входом блока 1 управления. Выход 6.2 блока 5 соединен со стробирующими входами группы сигнатурных анализаторов 16.1

16.н. В каждом сигнатурном анализаторе 16 выходы сугматоров 14 соединены с входами элемента И 11. Выходы элементов И 11 и 12 соединены с вхо-.

1105897 дами элемента ИЛИ 13, выход которого соединен с входом регистра 15. Выхьды регистра 15 соединены с входами сумматора 14. Выход последнего разряда регистра 15 предыдущей группы 16 соединен, кроме того, с входом элемента И 12 последующей группы 16, кроме сигнатурного анализатора 16,1, в котором вход элемента 12 заземлен.

В анализаторе 16.п выход последнего разряда регистра 15 соединен с инфор->О мационным входом сигнатурного анализатора 18, выход которого соединен с блоком 19 индикации.

Блок 1 управления (фиг. 2) содержит переключатели 20-22, коммутирую- 15 щие установочные входы триггеров 2325, Э -триггеры 26 и 27, элементы

И 28, ИЛИ 29, И 30„ И 31, элементы

НЕ 32 и 33, двоичные счетчики импульсов 34, 35, элемент ИЛИ 36 и группу 20 переключателей 37.

Выход триггера 24 соединен с входом обнуления счетчиков 34, 35 и с установочным входом триггера 27 через элемент ИЛИ 29. Выход триггера 25

23 соединен со счетным входом триггера 26 через элемент ИЛИ 36 и эле" мент И 30, выход которого является выходом 2.4 блока управления. Второй вход элемента ИЛИ 36 и установочный ЗО вход триггера 26 соединены с входом

6.1 блока управления. Выход триггера 26 является выходом 2.5 блока управления и, кроме того, соединен с вторым входом элемента И 28. Выход 35 элемента И 28 соединен со счетным входом счетчика 34 и является выходом 2.1 блока 1. Единичный выход триггера 27 через элемент НЕ 32 поступает на выход 2.2 блока управле- 4g ния и через элемент И 31 - на счетный вход счетчика 35 и на выход 2,6 блока управления.

Нулевой выход триггера 27 соединен с первым входом элемента И 28, вторым входом элемента И 30 и через элемент HE 33 — с выходом 2.3 блока управления.

Выход 4 соединен с вторым входом элемента И 31. Выход переполнения счетчика 35 соединен с вторым входом о элемента ИЛИ 29. Выход переполнения счетчика 34 соединен со счетным входом триггера 27.

Блок 5 настраиваемой задержки (фиг. 3) содержит элемент И 38, эле" мент ИЛИ 39, регистр 40, реверсивный счетчик 41.импульсов. Входы элемента

И 38 соединены с входами 2.5 и 4, а выход соединен с счетным входом счетчика 41. Информационные входы регист-60 ра 40 соединены с выходами 2.7-2(1+7) блока 1, а выходы соединены с информационными входами счетчика 41, выход которого соединен с первым входом элемента ИЛИ 39 и выходом 6.1 блока управления. Второй вход элемента ИЛИ 39 соединен с выходом 2.6 блока 1, а выход соединен с сигналом

6.2. Вход записи счетчика 41 соединен с выходом 2.5 блока 1. устройство работает следующим образом.

Блок 1 управления сигналом 2.4 устанавливает группу сигнатурных анализаторов 16.1, °, 16. и сигнатурный анализатор 18 в исходное состояние по сигналу 2.7 в блок 5 настраиваемой задержки записывается код временной задержки (сигналы 2.8, . ° ., 2 (1 +7) распространения двоичных сигналов через контролируемый блок 9.

Задержка задается при помощи группы переключателей 37 в блоке 1 управления. По управляющему сигналу 2.1 задатчик 7 выдает на выходы 8 первый тест, который поступает на входы контролируемого блока 9.

С выходов 10.1, ..., 10.п информация { реакция на поступающую информацию первого теста) поступает через сумматоры 14, выполняющие операцию сложения по модулю два, через элементы И 11 и элементы ИЛИ 13 на входы регистров 15 сдвига..Единичное значение сигнала 2. 2 и нулевое значе)ние сигнала 2.3 открывают элементы !

11 и закрывают элементы 12 соответственно. Сигналом 2.5 от устройства управления срабатывает блок 5 настраиваемой задержки, который выдает сигнал 6.2 записи информации с выходов блока 9 в первые разделы и сдвигающих регистров 15, каждый из которых имеет vn разрядов. В это время в анализатор 18 импульсы сдвига 2.6 не поступают.

Затем выдается второй тест.

Блок 1 управления по сигналу 2.5 включает снова блок 5 настраиваемой задержки, который повторяет действие записи в регистры 15 (с учетом обратных связей через сумматоры 14) информации, поступающей с выходов 10. 1, 10. и блока 9. В результате прохождения всей программы (последовательность тестов) в регистрах 15 сдвига поканально в виде сигнатуры записана выходная информация контролируемого 9 блока.

После прохождения всех тестов блок 1 управления закрывает элемент

И 11 и открывает элемент И 12 и выдает последовательность ит импульсов (сигнал 2.6 и 6.2 ) сдвига, по которой образованные в регистрах 15 сигнатуры передаются через элементы 12 и 13 с регистров предыдущих сигнатурных анализаторов в регистры последующих, а с последнего и-го сигнатурного анализатора в анализатор 18, где образуется результативная сигнатура для контролируемого 9 блока. Это сиг"

1105897 натура представляет собой сжатую информацию от выходной реакции контролируемого блока на входную тестовую последовательность. Сигнатура индицируется блоком 19 индикации. Оператор проводит сравнение полученной сигнатуры с эталонной, рассчитанной для исправного логического блока, и в соответствии с результатом сравнения судит о состоянии исправности контролируемого блока.

Блок 5 настраиваемой задержки работает следующим образом.

В начале процесса контроля по нажатию кнопочного переключателя "3ar. "

22 (фиг. 2) на выходе триггера 25 (сигнал 2.7 блока управления ) появляется тактирующий импульс, который, поступая в регистр 40, проводит запись кода временной задержки для конт ролируемого блока, задаваемого при 20 помощи тумблерных переключателей 37.

Временная задержка сохраняется в этом регистре до конца процесса контроля. При переходе сигнала 2.5 из уровня нуля к уровню единицы происхо-25 дит перезапись содержимого регистра

40 в реверсивный счетчик 41, при этом открывается элемент И 38, что разрешает подать на счетный вход счетчика 41 последовательность импуль- 30 сов из генератора 3. При этом проводится счет до появления сигнала 6.1 переполнения счетчика (что указывает истечение задаваемой задержки), по которому проводится запись в регистры 15 сдвига. При образовании (результативной сигнатуры в группе из и сигнатурных анализаторов последовательность импульсов сдвига 6.2 поступает в регистры 15 от генерато- 40 ра 3 в виде сигнала 2.6 через элемент ИЛИ 39. Блок настраиваемой задержки позволяет изменять частоту стробирования в пределах от 1„ /2

fp частота генератора 3 45 импульсов; 1 — разрядность счетчика 41.

Код задержки при контроле определенного логического блока задается группой переключателей 37 блока уп" равления. Этот код определяет часто50 ту стробирования и вычисляется как ближайшее большое целое число, полученное в результате деления временной задержки распространения .сигналов через контролируемый блок на пе- 55 риод Т„генератора 3. Период Т„определяется суммарной задержкой распространения сигналов через элементы 12 и 13, сумматор 14 и регистр сдвига 15

Эта частота фиксирована и зависит 60 только от используемой элементной базы в предлагаемом устройстве.

Блок 1 управления работает следующим образом. 65

После нажатия кнопки 21 "Исх." импульс с выхода триггера 24 сбрасывает триггер 27, счетчики 34, 35 и сигнатурные анализаторы 16.1 -16. и 18. Нулевое состояние триггера 27 разрешает прохождение сигналов через элемент 30, открывает через эле-. мент НЕ 32 элементы 11 И сигналом

2. 2 и запирает через элемент НЕ 33 сигналом 2.3 элементы 12 И анализаторов 16.1, ..., 16.0. После нажатии кнопки "Пуск" 20 импульс с выхода триггера 23, пройдя через элементы

ИЛИ 36, И элемент 30, устанавливает триггер 26 в "1", выход триггера 26 (сигнал 2.5 ), как указано, запускает блок 5 настраиваемой задержки,.выход 6.1 которого через обратную связь поступает на вход элемента ИЛИ 36 и на установочный вход триггера 26, образуя встроенный генератор импульсов с переменной частотой 1,. Последовательность импульсов 2.5 проходит через открытый элемент И 28 (так как триггер 27 находится в "нулевом состоянии"), поступает на счетный вход счетчика 34 и выходит с блока 1 управления как сигнал 2.1. Счетчик 34 считает до N импульсов, соответствующих числу тестов.

После переполнения счетчика 34 триггер 27 устанавливается в "1", что запирает элемент И 30, открывается через элемент HE 33 элемент И 12 и закрывает элемент И 11. При этом заканчивается этап. подачи тестов и выборки поканальных сигнатур. Единичное состояние триггера 27 открывает элемент И 31. и пропускает последовательность импульсов от генератора 3 на счетный вход счетчика 35. Последний проводит счет необходимых h> импульсов для образования результативной сигнатуры в анализаторе 18.

Импульсы с выхода 2.6 блока 1, пройдя через блок 5 настраиваемой задерж" ( ки, выходят как сигнал 6.2 сдвига регистров 15 анализаторов 16.1, 16. и записи в анализатор 18.

Сигнал переполнения счетчика 35 через элемент ИЛИ 29 прбводит сброс триггера 27, что блокирует передачу импульсов через элемент И 31. Это свидетельствует об окончании процесса формирования результативной сигнатуры в анализаторе 18. Последняя . отображается блоком 19 индикации °

В отличие от прототипа, предлагаемое устройство позволяет контролиро.вать логические блоки с различными задержками распространения сигналов.

Если в прототипе для такого контроля требуется проводить замену элементов задержки, находящихся в генераторе импульсов стробирования задатчика ,тестов и записи в группу из в сигна", турных анализаторов, что неудобно с

1105897

17.1 точки зрения конструкции устройства и требует больших затрат времени, то в предлагаемом устройстве за счет введения блока настриваемой задержки и модификации блока управления необходимо только записать код задержки распространения сигналов для контролируемого объекта. Настраивание частоты стробирования и стробирование входной информации в присутствии тестовых данных на входах схемы позволяет устранить неопределенные состояния в схеме контролируемого блока, вызывающие неоднозначность сигнатур, свойственные прототипу при контроле в случае, когда предельная частота работы контролируемого блока меньше,чем фиксированная в устройстве контроля.

1105897

ФАЗ

Составитель И.Сигалов

Редактор,С.Тимохина Техред H. Асталош Корректор ц.Гирняк

Заказ 5603/39 Тираж 699 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r.Óèãîðîä, ул.Проектная, 4