Формирователь адресных токов для блоков памяти

 

ФОРМИРОВАТЕЛЬ АДРЕСНЫХ ТОКОВ ДЛЯ БЛОКОВ ПАМЯТИ, содержащий входной трансформатор, один конец первичной обмотки которого подключен ко входу формирователя, другой через резистор к одному источнику питания , первый конец вторичной обмотки входного трансформатора через развязывающий диод подключен к базе ключевого транзистора и к одному концу согласующего резистора, второй конец вторичной обмотки входного трансформатора соединен с эмиттером ключевого транзистора и другим концом согласующего резистора, коллектор ключевого транзистора соединен с другим источником питания, отличающийс я тем, что, с целью повышения быстродействия формирователя, он содержит управляющий транзистор, а входной трансформатор - дополнительi ную вторичную обмотку, один конец которой соединен с базой управляющеСО го транзистора, а другой - с его эмиттером и одним концом вторичной обмотки входного трансформатора, коллектор управляющего транзистора подключен к базе ключевого транзистора. о 4:

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

snD С 11 С 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н llATEHTY!

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 2174705/18-24 (22) 25.09.75 (31) P-174423 (32) 27.09.74 (33) 1ШР (46) 15. 08.84. Бюл. Ф 30 (72) Януш Ксионжек (ПНР) (71) Вроцлавске Заклады Электроничнэ

"Мэра-Эльвро" (ПНР) (53) 681.327.6(088.8) (56) 1. Гольденберг Л.Н. Импульсные и цифровые устройства. М., Связь", 1973, с. 124-129.

2. Система "Стандарт" (ССИ 7440), 1973 (прототип). (54) (57) ФОРМИРОВАТЕЛЬ АДРЕСНЫХ ТОКОВ ДЛЯ БЛОКОВ ПАМЯТИ, содержащий входной трансформатор, один конец первичной обмотки которого подключен ко входу формирователя, другой - через резистор к одному источнику пи„„SU „„1109074 А тания, первый конец вторичной обмот" ки входного трансформатора через развязывающий диод подключен к базе ключевого транзистора и к одному концу согласующего резистора, второй конец вторичной обмотки входного трансформатора соединен с эмиттером ключевого транзистора и другим концом согласующего резистора, коллектор ключевого транзистора соединен с другим источником питания, о т л и ч а ю щ и й— с я тем, что, с целью повышения быстродействия формирователя, он содержит управляющий транзистор, а входной трансформатор — дополнительную вторичную обмотку, один конец g которой соединен с базой управляюще- д го транзистора, а другой — с его эмиттером и одним концом вторичной обмотки входного трансформатора, коллектор управляющего транзистора подключен к базе ключевого транзистора. р

3 1109

Изобретение относится к вычисли-: тельной технике, в частности к формирователям токов запрета и адресных токов для блоков памяти на ферритовых сердечниках.

В известном техническом решении

5 для блоков памяти на ферритовых сердечниках ток запрета генерируется двумя отдельными системами.

Однако одна из них вызывает на1 растание тока запрета, управляя обмоткой запрета высоким напряжением, другая определяет величину тока в плоской части импульсов, управляя значительно более низким напряжени" ем Р13.

Такое решение гарантирует минимальный отбор мощности от источников питания для генерации токов запрета.

Для получения постоянства тока запрета в плоской части импульса время управления генератора, вызывающего нарастание тока запрета, должно быть точно определено и повторяться для всех генераторов, работающих в

25 данном блоке памяти.

Генератором, вызывающим нарастание тока запрета, является обычно транзистор средней мощности, который на определенное время управляется по переходу база-эмиттер до насыщения. Такой транзистор подает через соответствующий трансформатор напряжение питания на обмотку запрета в те чение его управления до насыщения.

Управление транзистором осуществ- 35 ляется генератором напряжения через резистор в базе, блокировка — через специальную интегральную схему при большом вьгходном токе логического нуля, большем, чем в микросхемах 40 стандартной серии ТТЛ, что является значительным недостатком известного техничЕского решения.

Наиболее близким к предложенному является формирователь токов запрета 45 и адресных токов для блоков памяти, содержащий входной трансформатор, один конец первичной обмотки которого подключен ко входу управляюшей схемы

ТТЛ, другой — через резистор к одному50 источнику питания, первый конец вторичной обмотки входного трансформатора через развязывающий диод подключен к базе ключевого транзистора и одному концу согласующего резисто- 55 ра, второй конец вторичной обмотки входного трансформатора соединен с эмиттером ключевого транзистора и

074 3 другим концом согласующего реэисто-i ра, коллектор ключевого транзистора соединен с другим источником питания 523.

Цель изобретения — повышение быстродействия формирователя.

Поставленная цель достигается тем, что в формирователь токов запрета и адресных токов для блоков памяти, сожержащий входной трансформатор, один конец первичной обмотки которого подключен ко входу управляющей схемы

ТТЛ, другой — через резистор к одному источнику питания, первый конец вторичной обмотки входного трансформатора через развязывающий диод подключен к базе ключевого транзистора и одному концу согласующего резистора, второй конец вторичной обмотки входного трансформатора соединен с эмиттером ключевого транзистора и другим концом согласуюшего резистора, кол лектор ключевого транзистора соединен с другим источником питания, введен управляющий транзистор, а входной трансформатор содержит дополнительную вторичную обмотку, один конец которой соединен с базой управляющего транзис тора, а другой — с его эмиттером и одним концом вторичной обмотки входного трансформатора, коллектор управляющего транзистора подключен к базе ключевого транзистора.

На чертеже представлен предложенный формирователь адресных токов для блоков памяти.

Устройство содержит входной трансформатор 1, согласующий резистор 2, источник питания 3, развязывающий диод 4, ключевой транзистор 5, источник питания 6, управляющий транзистор

7, первичную обмотку 8 входного транс-форматора,вторичную обмотку 9 входного трансформатора, дополнительную вторичную обмотку !О входного трансформатора, резистор 11, вход 12, вы:. ход 13.

Формирователь работает следующим образом.

Выход 13 схемы устройства отделен от какого-нибудь уровня напряжения трансформатором l. Формирователь управляется со входа 12 импульсом напряжения с уровнями, типовыми для схем ТТЛ. В момент подачи на вход

12 импульса к OV разница потенциалов между напряжением питания с с источника питания 3 и напряжением на входе 12 устройства составляет около

Составитель В.Гордонова

Редактор А.Долинич Техред C,ßèãóíoâà Корректор, М.Демчик

Заказ 5914/46 Тираж 575 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб.,д.4/5

Филиал ППП "Патент", r. Ужгород,ул.Проектная,4

3 1109 с . Амплитуда тока, текущего через первичную обмотку входного трансформатора 1, определена разницей напряжений: > и суммой на входе 1 2 устройства, на развязывающем диоде 4, на переходе база-эмиттер ключевого транзистора 5 и величиной резистора 11.

Через вторичную обмотку 9 входного трансформатора 1,диод 4 и переход база-эмиттер ключевого транзистора 1О

5 течет ток такой величины амплитуд, как и ток, текущий через первичную обмотку 8 входного трансформатора 1, так как передаточное число равно 1:1.

Этот ток вводит ключевой транзистор

5 в состояние насыщения.

Во время управления ключевым транзистором 5 в трансформаторе 1 накапливается энергия, соответствующая сумме напряжений диода 4 и перехода щ база-эмиттер ключевого транзистора 5.

Разряд этой энергии происходит до уровня потенциала перехода база" эмиттер управляющего транзистора 7.

Напряжение диода 4 сравнимо с напря- 2 жением база-эмиттер управляющего транзистора 7 и ключевого транзистора

5. Время управления управляющего !

074 4

1транзистора 7 превышает в два раза в. отношении время управления транзистора 5.

Переброс напряжения, которое индицируется в недемпфированном трансформаторе 1, когда оканчивается входной импульс, отделен развязывающим диодом 4 от перехода база-эмиттер ключевого транзистора 5, другой вто-. ричной обмоткой 10 управляет управляющим транзистором 7. Управляющий транзистор 7, управляемый перебросом напряжения, входит в состояние насыщения и ликвидирует ток проводимости базы ключевого транзистора.5.

Ввиду малого сопротивления соединения коллектор-эмиттер управляющего транзистора 7 в состоянии насыще" ния, ключевой транзистор 5 выходит из состояния насыщения за очень короткое время. Малое падение напряжения на переходе база-эмиттер управляющего транзистора 7 обеспечивает микросхему ТТЛ от напряжения выше суммы напряжения Чс и понижения напряжения на переходе база- эмиттер управляющего транзистора 7.