Двухтактный распределитель

 

ДВУХТАКТНЫЙ РАСПРЕДЕЛИТЕЛЬ, содержащий пБ -триггеров двухтактного действия на трех элементах И-НЕ причем прямой выход каждого предыдущего D -триггера соединен с информационным входом последующего, первые тактовые входы четных D -триггеров соединены с первым тактовым входом распределителя, первые тактовые входы нечетных Г -триггеров - с вторым тактовым входом распределителя, тина запуска которого соединена с установочным входом первого Р -триггера , отличающийся тем, что, с целью повьппения достоверности функционирования, в него введены блок контроля П1 и Г1 , где ш - вес кодов внутренних состояний, пчисло выходов, элементы И, выходы которых являются соответствующими ч ыходами распределителя, шина запуска которого соединена с установочным входом второго Б -триггера, причем прямой выход каждого Т) -триггера со единен через конденсатор с общей с S шрпюй, первым входом соответствующего элемента И и соответствующим (Л входом блока контроля, выход которого соединен с вторыми входами элементов И, вторые тактовые входы четных Т) -триггеров соединены с вторым тактовым входом распределителя , а вторые тактовые входы нечетных D -триггеров - с первым тактовым входом распределителя. со со о со

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„80„„11099ОЗ

Н 03 К 17/62

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

< товым входом распределителя

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНЯТИЙ

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 3579009/18-21 (22) 12.04.83 (46) 23.08.84. Бюл. № 31 (72) В.В.Сапожников, Вл.В.Сапожников, А.А.Прокофьев и В.Г.Трохов (71) Ленинградский ордена Ленина институт инженеров железнодорожного транспорта им. акад.В.H.Îáразцова (53) 621.382(088.8) (56) 1. Букреев И.H. и др. Микроэлектронные схемы цифровых устройств. М., Советское радио", 1975,с.289,рис.6.22.

2. Там же, с. 291, рис. 6.24 (прототип) . (54)(57) ДВУХТАКТ11ЬЙ РАСПРЕДЕЛИТЕЛЬ, содержащий пР -триггеров двухтактного действия на трех элементах И-HE причем прямой выход каждого предыдущего 2 -триггера соединен с информационным входом последующего, первые тактовые входы четных 3 -триггеров соединены с первым тактовым входом распределителя, первые тактовые входы нечетных D -триггеров — с вторым тактовым входом распределителя, шина запуска которого соединена с установочным входом первого D -триггера, отличающийся тем, что, с целью повьппения достоверности функционирования, в него введены блок контроля rn и и, где m — вес кодов внутренних состояний, и — чи-.Jlo выходов, элементы И, выходы которых являются соответствующими выходами распределителя, шина запуска которого соединена с установочным входом второго 2 -триггера, причем пря- мой выход каждого Т1 -триггера соединен через конденсатор с общей с шинои, первым входом соответствую в cg щего элемента И и соответствующим входом блока контроля, выход которого соединен с вторыми входами элементов И, вторые тактовые входы четных D -триггеров соединены с вторым тактовым входом распределителя, а вторые тактовые входы нечетных Р -триггеров — с первым так15

1 11099

Изобретение относится к импульсной технике, в частности к электронным коммутаторам, и может быть использовано в устройствах автоматики и телемеханики.

Известен .распределитель, содержащий элементы И-HE и тактовый вход(1 1.

Однако достоверность функционирования распределителя недостаточно высока.

Известен также двухтактный распределитель, содержащий П 3 -триггеров двухтактного действия на трех элементах И-НЕ, причем прямой выход каждого предыдущего D -триггера соединен с информационным входом последующего, первые тактовые входы четных 3 -триггеров соединены с первым тактовым входом распределителя первые тактовые входы нечетных

2 -триггеров — с вторым тактовым входом распределителя, шина запуска которого соединена с установочным входом первого 3 -триггера (21.

Недостатком известного распредели25 теля является невысокая Достоверность функционирования в связи с тем, что при случайных сбоях теряется работоспособность и на выходах присутствует ложный код.

Цель изобретения — повышение дос30 товерности функционирования. г

Поставленная цель достигается тем, что в двухтактный распределитель, содержащий и 3 -триггеров двухтактного действия на трех элементах 35

И-НЕ, причем прямой выход каждого предыдущего Э -триггера соединен с информационным входом последующего, первые тактовые входы четных Э -триггеров соединены с первым тактовым входом распределителя, первые тактовые входы нечетных 2 -триггере с вторым тактовым входом распределителя, шина запуска которого соединена с установочным входом первого 45

З-триггера, введены блок контроля

1л из и, где и†вес кодов внутренних состояний, и — число выходов, элементы И, выходы которых являются соответствующими выходами распредели-50 теля, шина запуска которого соединена с установочным входом второго

Я-триггера, причем прямой выход каждого 3 -триггера соединен через конденсатор с общей шиной, первым вхо- 55 дом соответствующего элемента И и соответствующим входом блока контроля, выход которого соединен с

03 2 вторыми входами элементов И, вторые тактовые входы четных D -триггеров соединены с вторым тактовым входом распределителя, а вторые тактовые вкоды нечетных Р -триггеров — с первым тактовым входом распределителя.

На фиг. 1 представлена функцио— нальная схема двухтактного распределителя на четыре разряда; на фиг.2временная диаграмма его работы.

Распределитель содержит четыре

„ ;.-триггера двухтактного действия, каждый из которых построен на трех элементах И-HE.

Первый 2 -триггер вь.полнен на элементах И-HE 1-3, второй — на элементах И-НЕ 4-6, третий — на элементах И-HF 7-9, четвертый — на элементах И-НЕ 10-12.

Первые тактовые входы четных

D-триггеров соединены с вторыми тактовыми входами нечетных Э -триггеров и первым тактовым входом 13(T1) распределителя.

Первые тактовые входы нечетных

D — триггеров соединены с вторыми тактовыми входами четных Г -триггеров и вторым тактовым входом 14 (Т2) устройства.

Шина 15 запуска соединена с установочными входами первого и второго

D — тригеров.

Первые входы элементов И 16-19 соединены с соответствующими прямыми входами Q „, Qz, Q > и Q Р -триггеров, входами 20-23 блока 24 контроля и через соответствующие конденсаторы 25-28 с общей шиной.

Прямой выход Q первого 2 -триггера соединен с информационным входом второго 13 †тригге, прямой выход Q второго D -триггера — с

2 информационным входом третьего

В-триггера, прямой выход Q тре-.ьего 2 -триггера — с информационным входом четвертого D -триггера, а прямой выход Я четвертого 2 -триггера — с информационным входом первого D --триггера.

Выход блока 24 контроля соединен с вторыми входами элементов

И 16-19, выходы которых являются соответствующими выходами ?9-32 распределителя.

Распределитель работает следующим образом.

1109903

Состояние выходов

Состояние входов

Такт

Т1 Т2

Q, О

О 0

О

О

В исходном состоянии все Э -триггеры устройства находятся в нулевом состоянии, т е. Q = Q = Q = Q =: О

2 3 4

После поступления инверсного импульса на шину 15 запуска первый

Для устранения возможных состязаний элементы И-НЕ 2,5,8 и 11 имеют. задержку на срабатывание обеспечиваемую конденсаторами 25-28, большую, чем задержка на срабатывание 7, остальных элементов устройства.

При переходе распределителя из первого такта работы во второй, в котором Т1 = О, Т2 =- 1, после задержек на срабатывание „ выходы элементов И-НЕ 3,4,6 и 7 принимают значения соответственно 1, 1,0 и О.

В том же такте после задержки на срабатывание V сигналы на выходах

2 элементов И-НЕ 2 и 8 равны соответственно О и 1. Вследствие того, что )Т„, состязания, которые могут возникнуть при неодновременном переключении элементов И-НЕ 4 и 6 не вызывают изменения сигнала на выходе элемента И-НЕ 5 и второй 2 -триггер сохраняет свое состояние (Q2 = 1).

При переходе распределителя из второго в третий такт работы после задержки на срабатывание т„ сигналы на выходах элементов И-НЕ 6,7,9 и

10 имеют значения соответственно

1,1 О и О. После задержки на срабатывание сигналы на выходах элементов И-HE 5 и 11 становятся равными

О и 1 соответственно. Так как задержка на срабатывание элемента И-НЕ 8 то при неодновременно переключении элементов И-HF, 7 и 9 состои второй D-òðèããåðû устанавливаются в единичное состояние, Цикл работы распределителя состоит из четырех тактов и иллюст5 рируется таблицей состояний. яние третьего D -триггера устройства не изменяется.

При переходе распределителя из . второго такта к третьему после задержки на срабатывание сигналы на выходах элементов И-НЕ 1,9,10 и 12 принимают значения соответственно О, 1,1 и О. После задержки на срабатывание Т2 состояния выходов элементов И-НЕ 2 и 8 становятся равными

1 и О соответственно. Так как задержка на срабатывание элемента И-НЕ

11 с больше, чем задержка íà срабатывание т„ элементов И-НЕ 12 и

10, то при возможном состязании между последними изменение состояния четвертого D -триггера устройства не происходит, При переходе распределителя из четвертого в первое состояние после задержки на срабатывание ь„ выходы элементов И-НЕ 1,3,4 и 12 имеют состояния, равные 1,0, 0 и 1 соответственно. После задержки на срабаты50 вание Т„ состояния выходов элементов

И-НЕ 5 и 11 становятся равными 1 и О соответственно. Благодаря тому, что задержка на срабатывание элемента И-НЕ 2 больше, чем задержка

55 на срабатывание „элементов И-НЕ

1 и 3 при неодновременном переключении последних состояние первого )-триггера остается неизменным.

1109903

Таким образом, в каждом такте работы устройства только на двух его выходах присутствует сигнал "1".

Блок 24 контролирует наличие двух сигналов "1" из четырех. При этом на выходе блока 24 имеется сигнал

"1", деблокирующий элементы И 16-19 и разрешающий формирование выходных сигналов распределителя. В этом случае, если вес кодов, поступающих, на входы 20-23 блока 24 контроля отличен от 2, то на выходе блока 24 контроля имеется сигнал "0", что позволяет фиксировать неисправность контролируемого двухтактного распределителя непосредственно в процессе его функционирования и за5 прещать формирование сигналов на выходах 29-32 устройства.

Технический эффект от использования изобретения заключается в повышении достоверности функционирования распределителя путем об"спечения контроля состояний распределителя и последующей блокировки ложных кодов на выход устройства.

1109903

1®т)

f1

12

Фиг. 2

Составитель С.Куст

Редактор О.Юрковецкая Техред C.Ìèãóíîâà Корректор О.Луговая

Заказ 6101/42 Тираж 862 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Ю

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4