Буферное запоминающее устройство

 

БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО , содержащее накопитель, одни входы и выходы которого являются соответственно информационными входами и выходами устройства, другие входы накопителя подключены к выходам коммутатора, одни информационные входы коммутатора подключены к выходам первого счетчика, другие входы коммутатора подключены к эыходам второго счетчика, управляющий вход коммутатора подключен к одному выходу первого триггера, второй дешифратор, отличающееся тем, что, с целью расширения области применения устройства за счет возможности попеременной записи и считывания информации, оно содержит реверсивный счетчик, второй триггер и элементы И, выход первого из которых подключен к первому входу первого триггера, другой выход которого является первым управляющим выходсгм устройства, выход второго элемента И подключен к первс у входу триггера, один выход которого подключен к. входу первого счетчика, jc первому входу реверсивного счетчика-и первому входу первого элемента И, второй вход которого является первым управляющим входом устройства, другой выход второго триггера является вторым управляющим выходом устройства, другой выход первого триггера подключен к входу второго счетчика, к второму входу реверсивного счетчика, j и первому входу второго элемента И, второй вход является вторым управляювщм входом устройства, третий вход второго элемента И подключен к выходу второго дешифратора, входы которого подключены к выходам реверсивного счетчика, второй вход первоК ) го триггера подключен к второму вхор ду второго триггера и является третым управляющим входом ycfpoйSD ства.

СОНИ СОВЕТСКИХ

РЕСПУБЛИК

0% (И) gyes G 11 С 9/00 (ОПИСАНИЕ ИЗОБРЕТЕНИЯ ";., н в в тввсвовв свидатввъвтвв

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OfH1-ÛÒÈÉ (21) 3515551/18-24 (22) 26. 11. 82 (46) 30.08.84. Бюл. N 32 (72) Л.А.Восколович, В.П.Козырь и Ю.И.Лиховнд (71) Киевский научно-исследовательс" кий и конструкторский институт пери.ферийного оборудования (53) 681.327.6(088.8) (56) 1. Авторское свидетельство СССР

У 515154, кл. G 11 С 9/00, 1974.

2. Авторское свидетельство СССР

Р 733017, кл. С 11 С 9/00, 1980 (прототип) . (54) (57) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТрОЙСТВО, содержащее накопитель, одни входы и выходы которого являются соответственно информационными входами и выходами устройства, другие входы накопителя подключены к выходам коммутатора, одни информационные входы коммутатора подключены к выходам первого счетчика, другйе входы коммутатора подключены к выходам второго счетчика, управляющий вход коммутатора подключен к одному выходу первого триггера, второй дешифратор, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения устройства за счет возможности попеременной записи и считывания информации, оно содержит реверсивный счетчик, второй триггер и элементы И, выход первого из которых подключен к первому входу первого триггера, другой выход которого является первым управляющим выходом устройства, выход второго элемента И подключен к первому входу второго триггера, один выход которого подключен к входу первого счетчика, .к первому входу реверсивного счетчика,и первому входу первого элемента И, второй вход которого является первым управляющим входом устройства, другой выход второго триггера является вто- Я рым управлякщим выходом устройства, другой выход первого триггера подключен к входу второго-счетчика, к второму входу реверсивного счетчика и первому входу второго элемента И, Я второй вход которого является вторым управляющим входом устройства, третий вход второго элемента И подключен к выходу второго дешифратора, входы которого подключены к выходам реверсивного счетчика, второй вход первого триггера подключен к второму вхо у второго триггера и является третьим управляющим входом устройства.

1111202

Изобретение относится к вычислительной технике и может быть использовано в качестве запоминающего устройства при обработке информации в порядке ее поступления от абонен- 5 тов, например в ЭВМ при выполнении функций обслуживания большого числа периферийных устройств или в мультиплексорах передачи данных для накопления дискретной информации, посту!

О пающей из каналов связи.

Известно буферное запоминающее устройство (БЗУ), содержащее накопитель, счетчики, коммутатор, регистры, блоки элементов И, дешифратор !

5 и блок управления (1).

Устройство позволяет осуществлять попеременно запись и считывание данных.

Недостатком известного устройства является его малое быстродействие, определяемое временной диаграммой управляющих импульсов, формируемых блоком управления.

Наиболее близким по технической

25 сущности к изобретению является буферное запоминающее устройство, содержащее накопитель, одни входы которого соединены с выходами первого дешифратора, входы которого подключе30 ны к выходам коммутатора, первые входы которого соединены с выходами первого счетчика, выходы второго счетчика соединены с соответствующими вторыми входами коммутатора, к тре- 35 тьему входу которого подключен выход триггера разрешения записи. Кроме того, данное БЗУ содержит второй дешифратор, третий счетчик, блоки формирования зоны записи, выработки 40 кадрового импульса и блок управления (2 .

Недостатком этого устройства является узкая область применения, так 45 как во время записи информация в БЗУ триггер разрешения записи блокирует коммутатор устройства и на всем протяжении времени записи очередной зоны записи нельзя производить считывание информации с БЗУ. При этом обработка информации в последующих устройствах, подключенных к выходу

БЗУ, задерживается на время записи.

В свою очередь, во время считывания информации из БЗУ нельзя производить в него запись, пока не произойдет считывание всего объема памяти накопителя БЗУ. Кроме того, блокировка коммутатора триггером разрешения записи на время записи в .БЗУ всей зоны записи требует применения накопителя, объем которого равен количеству информационных слов зоны считывания.

Целью изобретения является расширение области применения устройства за счет возможности попеременной записи и считывания информации.

Поставленная цель достигается тем, что буферное запоминающее устройство, содержащее накопитель, одни входы и выходы которого являются соответственно информационными входами и выходами устройства, другие входы накопителя подключены к выходам первого дешифратора, входы которого подключены к выходам коммутатора, одни информационные входы коммутатора подключены к выходам первого счетчика, другие входы коммутатора подключены к выходам второго счетчика, управляющий вход коммутатора подключен к одному выходу первого триггера, второй дешифратор содержит также реверсивный счетчик, второй триггер и элементы И, выход первого из которых подключен к первому входу первого триггера, другой выход которого является первым управляющим выходом устройства, выход второго элемента И подключен к первому входу второго триггера, один выход которого подключен к входу первого счетчика, к первому входу реверсивного счетчика и к первому входу первого элемента И, второй вход которого является первым управляющим входом устройства, другой выход второго триггера является вторым управляющим выходом устройства, другой выход первого триггера подключен к входу второго счетчика, к второму входу реверсивного счетчика и к первому входу второго элемента И, второй вход которого является вторым управляющим входом устройства, третий вход второго элемента И подключен к выходу второго дешифратора, входы которого подключены к выходам реверсивного счетчика, второй вход первого триггера подключен к второму входу второго триггера и является третьим управляющим входом устройства.

На фиг. 1 представлена блок-схема предлагаемого устройства; на фиг.2 временные диаграммы работы БЗУ; на фиг. 3 — таблица состояний счетчиков БЗУ во время его работы.

1111202

Буферное запоминающее устройство содержит накопитель 1, дешифратор 2, коммутатор 3, счетчики 4 и 5, дешифратор 6, триггер 7, реверсивный счетчик 8, триггер 9, элементы И 10 и 11, управляющие входы 12, 13 и 14, а также выходы 15 и 16.

Устройство работает следующим образом.

В исходном состоянии счетчики 4, 5, 8 и триггеры 7 и 9 сброшены. Процесс записи и считывания в БЗУ синхронизируется тактовым сигналом F поступающим в БЗУ со входа 14 с периодом повторения импульсов Т (фиг. 2а), равным длительности времени обращения к накопителю 1. Запись информации в устройство производится со средней частотой Р ппри поступлении импульсов единичного уровня (фиг. 2 ) со входа 12 записи, считывание информации из БЗУ выполняется с частотой F „ при поступлении импульсов единичного уровня (фиг. 2б) со 25 входа 13 считывания. При сбросе счет. чика 8 дешифратор 6 формирует сигнал нулевого уровня (фиг. 28), запрещающий прохождение сигнала считывания со входа 13 через элемент И 11 на вход триггера 9 разрешения считывания. На выходе 16 БЗУ при этом формируется нулевой потенциал (фиг. 2 д— фрагмент 1) при любом состоянии сигнала на входе 13 (фиг. 2б), запрещаю35 щий считывание информации с БЗУ.

Счетчик 5 формирует текущий адрес ячейки накопителя 1, по которому производится запись очередного информационного слова, счетчик 4 — адрес (фиг. 2 3), по которому происходит считывание очередного слова информации, а реверсивный счетчик 8 содержит информацию (фиг. 2п) о количестве информационных слов, находящихся в накопителе 1.

В случае (a) при поступлении очередного импульса записи (момент времени на фиг. 2 ) на вход 12 он проходит через разблокированный элемент И 10 на вход триггера 7. Передний фронт импульса синхронизации устанавливает триггер 7 разрешения записи в единичное состояние (фиг.2 )

При этом нулевой потенциал с инверсного выхода триггера 7 поступает на управляющий вход коммутатора 3 ,и разрешает прохождение текущего адреса с выхода счетчика 5 на вход дешифратора 2. В момент возникновения сигнала единичного уровня.на выходе 15 происходит запись информационного слова по адресу, который находится в счетчике 5 (фиг. 2ж).

Для запрета цикла считывания во время выполнения цикла записи нулевой потенциал с инверсного выхода триггера 7 поступает на второй вход элемента И 11 и блокирует его. После записи очередного информационного слова источник информации (не показан) переводит сигнал на входе 12 в нулевое состояние и триггер 7 в момент поступления переднего фронта очередного импульса синхронизации переходит в нулевое состояние. При этом на инверсном выходе триггера 7 формируется единичный потенциал, который поступает на входы счетчиков 5 и 8 и увеличивает их состояние на единицу (фиг. 2Ф,и) . Кроме того, единичный потенциал с выхода триггера 7 разблокировывает элемент И 11 и переключает коммутатор 3, в результате чего на вход дешифратора 2 поступает адрес с выхода счетчика 4. После записи первого информационного слова в БЗУ на выходе дешифратора 6 формируется единичный потенциал (фиг. 2e) и разблокировывает элемент И 11, разрешая тем самым прохождение сигнала считывания со входа 13 на вход триггера 9.

В процессе работы БЗУ на входы 12 и 13 может поступать а) только импульс записи, при котором выполняется цикл записи; 50 б) только импульс считывания, при котором выполняется цикл считывания; в) одновременно импульс записи и считывания, когда выполняется цикл записи и считывания; отдельные, циклы 55 записи и считывания информационных слов могут чередоваться в произвольном порядке.

В случае (б) при поступлении очередного импульса считывания (момент времени К на фиг. 2Ь) на вход 13 он проходит через разблокированный элемент И 11 на вход триггера 9, Задний фронт импульса синхронизации устанавливает триггер 9 в единичное состояние (фиг. 2д). При этом нулевой потенциал с инверсного выхода триггера 9 поступает на вход элемента И 10 и блокирует его. Кроме того, 1111202

S единичный потенциал, поступающий с инверсного плеча триггера 7 на вход коммутататора 3, разрешает прохож-* дение сигнала с выхода счетчика 4 через коммутатор 3 на входы дешифра.тора 2 в виде текущего адреса (фиг. 2, 3), по которому происходит считывание информационного слова из

БЗУ.

Считывание информации из БЗУ про- 10 изводится в момент времени, когда на выходе 16 формируется единичный потенциал разрешения считывания (фиг. 2д). После этого получатель информации переводит сигнал считы- 15 вания на входе 13 в нулевое состояние и триггер 9 устанавливается в нулевое состояние в момент возник-, новения заднего фронта очередного импульса синхронизации на входе 13. 20

При этом формируется единичный потенциал на инверсном выходе триггера 9, который приводит к разблокировке элемента И. 10, увеличивает содержимое счетчика 4 на единицу (фиг.23) zs и уменьшает на единицу содержимое счетчика 8 (фиг. 2у) .

Если в процессе считывания вычитание очередной единицы из состояния счетчика 8 приводит к обнулению его содержимого, то на выходе дешифратора 6 формируется нулевой потенциал (момент времени (к) на фиг. 2 8), блокирующий дальнейшее считывание информации иэ БЗУ. Это свидетельствует, что количество считанных информационных слов стало равным количеству записанных перед этим слов информации в БЗУ.

В случае (в), при одновременном поступлении импульсов записи и считывания на входы 12 и 13 БЗУ, очередность выполнения циклов записи и считывания регулируется сигналом синхронизации. При возникновении задне- 4

ro фронта сигнала синхронизации на входе 14 он устанавливает в единичное состояние первый триггер 9 (момент времени Л на фиг. 2a,A) и далее цикл считывания выполняется аналогично случаю (б). В процессе выполнения цикла считывания нулевой потенциал с инверсного выхода. триггера 9 блокирует элемент И 10 и триггер 7 продолжает оставаться в нулевом состоянии до

55 завершения цикла считывания. После окончания считывания из БЗУ триггер 9 переходит в нулевое состояние и единичный потенциал с его инверсного выхода поступает на вход элемента И 10 и разблокировывает его. Единичный потенциал записи со входа 12 через разблокированный элемент И 10 поступает на вход триггера 7 и далее цикл записи выполняется аналогично случаю (a). При этом цикл записи задерживается максимум на величину

Т,И=2Тс

Если в случае (в) на входе 14 син хронизации первым возникает передний фронт иьатульса Т, то первым в еди-, С ничное состояние устанавливается триггер 7 (момент времени м на фиг.2) и выполняется цикл записи аналогично случаю (а). В цикле записи нулевой потенциал с инверсного выхода триггера 7 поступает на вход элемента И 11 и блокирует его. При этом триггер 9 продолжает оставаться в нулевом состоянии до окончания ,цикла записи, поскольку элемент И 11 блокирует прохождение сигнала считывания на вход триггера 9. После завершения цикла записи в БЗУ триггер 7 переходит в нулевое состояние и единичный потенциал с его инверсного выхода поступает на вход элемента И 11 и разблокировывает его. Единичный потенциал считывания через раэблокированный элемент И 11 поступает со входа 13 на вход триггера 9 и далее цикл считывания выполняется аналогично случаю (б). При этом длительность цикла считывания увеличивается максимум на величину Тдм=2 Т, Функционирование счетчиков устройства, формирующих текущее значение адресов записи и считывания в процессе работы БЗУ, а также состояние реверсивного счетчика 8 представлены на фиг. 3. Здесь для примера показана запись последовательности информационных слов: А,В,Г,Д,Е,Ж,З,....., которые записываются в накопитель 1 в порядке возрастания счетчика 5, При считывании информации из БЗУ текущий адрес формирует счетчик 4. Состояния последнего всегда повторяют состояния счетчика 5 (фиг. 3), в результате чего на выходе БЗУ считывается такая же последовательность информационных слов: А,В,Г, ......, причем в процессе работы счетчики 4,5 могут периодически переполняться, не нарушая правильной работы БЗУ.

Коэффициенты пересчета счетчиков 4, 5 и 8 равны между собой и соответственно равны объему накопителя 1.

Входная ииаод Ч

ВывИнса инвофющию

Рис. 1

7 111

Таким образом, процесс считывания из БЗУ выполняется в порядке поступления информации в БЗУ от абонентовисточников. Отдельные циклы считывания информационных слов могут следо-— вать Й произвольные моменты времени! 202 8 (фиг. 26) и выполняются со скоростью обработки информации потребителем в . . произвольные моменты времени. При этом предлагаемое устройство позволяет производить запись и считывание информации в порядке ее поступления от абонентов.

1111202

7Иаща еоетттожчий асюАач уио8 уещоаймФа

Фиуме дюиси (Йи. 1ф

ttc1rfofrr1иг

cremaaerа

Фотта04 иг

ЕЮЮит14а и

Cpm O4rrrue еюючило

ФиумЕ вттежМ (оыл, и) 4 в т

Ю

Е

М

Ю

7

r т

1 т

1

Ф

Х

Ф,r

1

r I

s

° ° Ф

Pun. 6

Составитель В. Гордонова

Редактор С. Тимохина Техред M.Тепер Корректор C.×åðíè

Заказ 6318/41 Тираж 574 Подписное

ВНИИПИ Государственного комитета СССР по делам изобрегений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r.Óæãoðîä, ул.Проектная, 4 оооаоа

aoooor аооаот

naaofo оооол

oaoo1r

o0nfo0 ооп1ОО

anar0r аоотто оаоттт ооюоа . аотоаа

° °

frfurr

ffror1 ттаа

r11fOf

f11110

111111 даоооа

Оаоаао о0иап1

ОООООО оааоо1 оаааи0

onooor оооо то

oaaoar

Оааото иаоао1

Оааото

oaaurr

aaornn

oaaror

OOOrO0

ff0r10 ттоттт

1rurrn

rrn11f тттааа

ffraor

rfrofo

rfrar1 111010

fr1orr оаоооа фаааао ооооот оооаот

ooonnr оооото

Оааата

ООООО1 ааоаат

000001

ononuf, uaaour

Оаатоо

° ° °

Оттато аттато

orrorr

Оттотт

011011

u1rarr олатт аттотт отттоо

Отттоа

Буферное запоминающее устройство Буферное запоминающее устройство Буферное запоминающее устройство Буферное запоминающее устройство Буферное запоминающее устройство Буферное запоминающее устройство 

 

Похожие патенты:

Изобретение относится к ПЗУ Х-конфигурации

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Изобретение относится к устройству для создания отрицательного высокого напряжения, которое требуется, например, для программирования электрически стираемой программируемой постоянной флэш-памяти

Изобретение относится к схеме для генерации отрицательных напряжений с первым транзистором, первый вывод которого соединен с входным выводом схемы и второй вывод которого соединен с выходным выводом схемы и вывод затвора которого соединен через первый конденсатор с первым выводом тактового сигнала, со вторым транзистором, первый вывод которого соединен с выводом затвора первого транзистора, второй вывод которого соединен со вторым выводом первого транзистора и вывод затвора которого соединен с первым выводом первого транзистора и со вторым конденсатором, первый вывод которого соединен со вторым выводом первого транзистора, а второй вывод которого соединен со вторым выводом тактового сигнала, причем транзисторы являются МОП-транзисторами, выполненными, по меньшей мере, в одном тройном кармане (Triple Well)

Изобретение относится к средствам, обеспечивающим возможность адресации в устройстве, содержащем один или более объемных элементов

Изобретение относится к устройству хранения данных, к способу осуществления бездеструктивного считывания данных и способу придания поляризации парам субъячеек памяти

Изобретение относится к игровым системам и, в частности, к способам и средствам, позволяющим определять местоположение игрового устройства в казино
Наверх