Импульсный регулятор

 

1. ИМПУЛЬСНЫЙ РЕГУЛЯТОР, содержащий первый и рторой усилители мощности, выходами подключенные к первому и второму входам исполнительного механизма, первый, второй и третий одновибраторы, элемент ИЛИ и последовательно -соединенные предварительный усилитель и интегратор,управляницим входом подключенный к выходу первого одновибратора, а выходом - к входам первого и второго релейных блоков, отличающийс я тем, что, с целью повышения точности регулятора, в него введены широтно-импульсн1)1й модулятор, первый и второй блоки памяти, последовательно соединенные первый R5-триггер и первый элемент.И, последовательно соединенные фильтр и третий релейный блок, последовательно соединенные второй Р5-триггер, второй элемент И,третий ftS-триггер и третий элемент И, последовательно соединенные ключ, четвертый релейный блок, первый элемент НЕ и четвертый элемент И, последовательно соединенные дифференциатор, пятьш релейный блок, второй элемент НЕ и пятый элемент И, вторым входом подключенный к выходу третьего R5триггера и второму входу четвертого элемента И третьим входом - к выходу первого элемента НЕ и входу третьего одновибратора, а выходом - к первому управляющему входу второго блока памяти , вторым управляющим входом подключенного к выходу четвертого элемента И, второму управляющему входу первого блока памяти и 5 -входу перI вого RS-триггера, сигнальным входом к выходу ключа, входу дифференциатора и сигнальному входу первого блока памяти, а выходом - к второму управляющему входу ШИРОТНО-ИМПУЛЬСНОГО МО- j-j дулятора, первым управляющим входом подключенного к выходу первого блока памяти, первым и вторым сигнальными входами - к выходам соответственно VI первого и второго релейных блоков, сд первым и вторым сигнальными выхода00 ми - к входам соответственно первого и второго усилителей мощности, а инсд формационным выходом - к входу первого одновибратора и третьему входу четвертого элемента И, четвертым входом подключенного к выходу пятого релейного блока и второму входу третьего элемента И, выходом подключенного к первому управляющему входу первого блока памяти, третьим управляющим входом подключенного к выходу первого RS-триггера, третьему управляющему входу второго блока памяти и первому входу элемента ИЛИ, а чет

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11) А

g(51) С 05 В 11/26;

ОПИСАНИЕ ИЗОБРЕТЕНИЯ .

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTHA (21) 3508138/18-24 (22) 29.10.83 (46) 07. 10.84. Бюл. Р 37 (72) В.В. Макаров (53) 62-50(088.8) (56) 1. Авторское свидетельство СССР

Ф 1004969, кл. С 05 В 11/26, 1981.

2. Купцевич Б.М., Чеховой Н).Н.

Нелинейные системы с частотно- и широтно-импульсной модуляцией. Киев

"Техника", 1970, с, 42-45.

3. Закирпичный В.С. Моделирование систем автоматического регулирования с интегральной частотно-импульсной модуляцией. — В кн.: "Известия.Ленинградского электротехнического института", вып. 81, ЛЭТИ. Ленинград, 1968, с. 187 (прототип). (54)(57) 1. ИМПУЛЬСНЫЙ РЕГУЛЯТОР, содержащий первый и рторой усилители мощности, выходами подключенные к первому и второму входам исполнительного механизма, первый, второй и третий одновибраторы, элемент ИЛИ и последовательно соединенные предварительный усилитель и интегратор,управляющим входом подключенный к выходу первого одновибратора, а выходом — к входам первого и второго релейных блоков, о т л и ч а ю щ и йс я тем, что, с целью повышения точности регулятора, в него введены широтно-импульснь)й модулятор, первый и второй блоки памяти, последователь- но соединенные первый к5-триггер и первый элемент.И, последовательно соединенные фильтр и третий релейный блок, последовательно соединенные второй RS-триггер, второй элемент И,третий ЙБ-триггер и третий элемент И, последовательно соединенные ключ, четвертый релейный блок, первый элемент HE и четвертый элемент И, последовательно соединенные дифференциатор пятый релейный блок, второй элемент

HE и пятый элемент И, вторым входом подключенный к выходу третьего R5триггера и второму входу четвертого элемента И) третьим входом — к выходу

I первого элемента НЕ и входу третьего одновибратора, а выходом — к первому управляющему входу второго блока памяти, вторым управляющим входом подключенного к выходу четвертого элемента И, второму управляющему входу первого блока памяти и Б -входу первого 1(5-триггера, сигнальным входом— к выходу ключа, входу дифференциатора и сигнальному входу первого блока памяти, а выходом — к второму управляющему входу широтно-импульсного моI дулятора, первым управляющим входом подключенного к выходу первого блока памяти, первым и вторым сигнальными входами — к выходам соответственно первого и второго релейных блоков, первым и вторым сигнальными выходами — к входам соответственно первого и второго усилителей мощности, а информационным выходом — к входу первого одновибратора и третьему входу четвертого элемента И, четвертым входом подключенного к выходу пятого релейного блока и второму входу третьего элемента И, выходом подключенного к первому управляющему входу первого блока памяти, третьим управляющим входом подключенного к выходу первого R5 -триггера, третьему управляющему входу второго блока памяти и первому входу элемента ИЛИ, а чет1117585

1О

Р вертым управляющим входом — к четвертому управляющему входу второго блока памяти, Й -входам первого, второго и третьего Й5-триггеров и выходу первого элемента И, вторым входом подключенного к выходу первого одновибратора, выход второго одновибра" тора соединен с 5-входом второго RSтриггера, вход третьего одновибратора соединен с выходом .четвертого релейного блока, а выход — с вторым входом второго элемента И, второй вход элемента ИЛИ подключен к выходу третьего релейного блока, а выход — к управляющему входу ключа, сигнальным входом подключенного к выходу предварительного усилителя и входу фильтра.

2. Регулятор по п. 1, о т л ич а ю шийся тем, что блок памяти содержит элемент И и последовательно соединенные первый ключ, усилитель, запоминающий элемент и второй ключ, выходом подключенный к выходу блока памяти, сигнальный вход, первый, .второй, третий и четвертый управляющие входы которого поцключены соответственно к сигнальному и управляюИзобретение относится к автоматическим импульсным регуляторам, в которых выходной сигнал является прерывной функцией отклонения входного сигнала от заданной величины, и может быть применено в системах автоматического управления .объектами с малой инерционностью при использовании в качестве исполнительных устройств исполнительных механизмов постоянной скорости, например, в установках для приготовления смеси жидкостей заданной температуры путем изменения концентрации компонентов смеси чз двух жидкостей с различной температурой.

Известен импульсный регулятор, содержащий первый сумматор, подключенный первым входом к выходу задатчика, вторым входом — к выходу датчика регулируемой величины и входу дифференциатора, а выходом через последовательно соединенные усилитель интегратор, трехпозиционный релейный блок и второй сумматор — к усилителю щему входам первого ключа, управляющему входу второго ключа, первому и второму входам элемента И, выходом подключенного к управляющему входу запоминающего элемента.

3, Регулятор по пп. 1 и 2, о тл и ч а ю шийся тем, что широтно-импульсный модулятор содержит первый и второй R9-триггеры и последовательно соединенные элемент ИЛИ, сумматор, интегратор и релейный элемент, выходом соединенный с R --входами первого и второго RS-триггеров, 5-входами подключенных соответственно к первому и второму сигнальным входам широтно-импульсного модулятора, первым и вторым управляющими входами подключенного к второму и третьему входам сумматора, а первым и вторым сигнальными выходами — к выходам соответственно первого и второго R5-триггеров и соответственно первому и второму входам элемента

ИЛИ, а информационным выходом — к выходу элемента ИЛИ и управляющему входу интегратора. мощности, блок задержки и ключ, сигнальным входом подключенный к выходу дифференциатора, управляющим входом— к выходу трехпозиционного релейного блока и входу блока задержки, а выходом — к второму входу второго сумматора, выход блока задержки соединен с управляющим входом интегратора (1 g.

Известен импульсный регулятор, содержащий последовательно соединенные предварительный усилитель, интегратор, усилитель мощности, трехпозиционный релейный блок и реле времени, выходом подключенное к управляющему входу интегратора (21.

Наиболее близким к изобретению по технической сущности является импульсный регулятор, содержащий элемент ИЛИ, третий одновибратор и последовательно соединенные предварительный усилитель напряжения и интегратор, выходом соединенный через последовательно соединенные первый

1117 з релейный блок, первый одновибратор и первый усилитель мощности с первым входом исполнительного механизма, а через последовательно соединенные второй релейный блок, второй одновиб- 5 ратор и второй усилитель мощности— с вторым входом исполнительного механизма, входы элемента ИЛИ подключены . к выходам первого и второго одновибраторов, а выход через третий одно- 10 вибратор — к управляющему входу интегратора 3 ).

Недостатком известных устройств является их низкая точность.

Цель изобретения — повышение точности регулятора.

Поставленная цель достигается тем, что в импульсный регулятор, содержащии первый и второй усилители мощности, выходами подключенные к первому и второму входам. исполнительного механизма, первый, второй и третий одновибраторы, элемент ИЛИ и последовательно соединенные предварительный усилитель и интегратор, управляющим входом подключенный к выходу первого одновибратора, а выходом — к входам первого и второго релейных блоков, введены широтно-импульсный модулятор, первый и второй блоки памяти, последовательно соединенные первый RS-триггер и первый элемент И, последовательно соединенные фильтр и третий релейный блок, последовательно соединенные второй R5-35 триггер, второй элемент И, третий К5триггер и третий элемент И,последовательно соединенные ключ, четвертый релейный блок, первый элемент НЕ и четв ертый элемент И, последовательно с оеди-40 ненные дифференциатор, пятый релейный блок, второй элемент НЕ и пятый элемент И, вторым входом подключенный к выходу третьего RS-триггера и к второму входу четвертого элемента 45

И, третьим входом — к выходу первого элемента НЕ и входу третьего одновибратора, а выходом — к первому управляющему входу второго блока памяти, вторым управляющим входом подключен- 0 ного к выходу четвертого элемента И, второму управляющему входу первого блока памяти и S --входу первого RS— триггера, сигнальным входом — к выходу ключа, входу дифференциатора и 55 сигнальному входу первого блока памяти, а выходом — к второму управляющему входу широтно-импульсного модуля585 тора, первым управляющим входом подключенного к выходу первого блока памяти, первым и вторым сигнальными входами — к выходам соответственно первого и второго релейных блоков, первым и вторым сигнальными выходами— к входам соответственно первого и второго усилителей мощности, а информационным выходом — к входу первого одновибратора и третьему входу четвертого элемента И, четвертым входом подключенного к выходу пятого релейного блока и второму входу третьего элемента И, выходом подключенного к первому управляющему входу первого блока памяти, третьим управляющим входом подключенного к вхо— выходу первого RS-триггера, третьему

I управляющему входу второго блока памяти, и первому входу элемента

ИЛИ, а четвертым управляющим входом — к четвертому управляющему входу второго блока памяти, R -входам первого„ второго и третьего Рз-триггеров и выходу первого элемента И, вторым входом подключенного к выходу первого одновибратора, выход второго одновибратора соединен с 5 -входом второго

К .з-триггера, вход третьего одновибратора соединен с выходом четвертого релейного блока, а выход — с вторым входом второго элемента И, второй вход элемента ИЛИ подключен к выходу третьего релейного блока, а выход— к управляющему входу ключа, сигнальным входом подключенного к выходу предварительного усилителя и входу фильтра.

При этом каждый блок памяти содержит элемент И и последовательно соединенные первый ключ, усилитель, запоминающий элемент и второй ключ, выходом подключенный к выходу блока памяти, сигнальный вход, первый, второй, третий и четвертый управляющие входы которого подключены соответственно к сигнальному и управляющему входам первого ключа, управляющему входу второго ключа, первому и второму входам элемента И, выходом подключенного к управляющему входу запоминающего элемента.

Кроме того, широтно-импульсный модулятор содержит первый и второй

Йб-триггеры и последовательно соединенные элемент ИЛИ, сумматор, интегратор и релейный элемент, выходом соединенный с R-входами первого и

111 7585 второго Р9-триггеров, а -входами подключенных соответственно к первому и второму сигнальным входам широтноимпульсного модулятора, первым и

1 вторым управляющими входами поДключенного к второму и третьему входам сумматора. первым и вторым сигнальными выходами — к выходам соответствен-но первого и второго RS-триггеров и соответственно первому и.второму 1G входам элемента ИЛИ а информационным выходом — к выходу элемента ИЛИ и управляющему входу интегратора.

На фиг.1 представлена функциональ15 ная схема предлагаемого и импульсного регулятора; па фиг.2 — эпюры выходных напряжений основных блоков регулятора при отработке внешнего воздействия; на фиг.3 — - эпюры выходных напряжений

20 блоков регулятора, обеспечивающих формирование корректирующего воздействия.

Регулятор содержит предварительный усилитель 1.напряжения, интегратор 2. релейные первый, второй, четвертыи и пятый блоки 3 — 6, широтно-импульсный модулятор 7, первый, второй и третий одновибраторы 8 — 10, нервьй и:

I второй усилители 1 l и 12 мощности, 30 фильтр 13, третий релейный блок 14, второй, третий и первый R8-триггеры

15 — 17, дифференциатор 18, элемент

ИЛИ 19, первый, второй, четвертый, третий и пятый элементы И 20 — 24, первый и второй элементы НЕ 25 и 26, ключ 27, первый и второй блоки 28 и

29 памяти.

Широтно-импульсный модулятор 7 включает в себя первый и второй R5триггеры 30 и 31, элемент ИЛИ 32, интегратор 33, суы атор 34 и релейный элемент 35.

Блоки 28 и 29 памяти содержат соответственно ключи 36, 37 и 38, 1

39, элементы И 40 и 41, усилители 42 и 43 напряжения, запоминающие элементы 44 и 45.

В процессе регулирования исполнительный механизм 46 воздействует ка объект регулирования, изменяя ега положение (объект регулирования и система автоматического регулирования на фиг.1 ке показаны).

Кроме того, на схеме обозначены;

0в„ - входное напряжение импульсного .5 регулятора; 0„ — выходное напряжение предварителького усилителя 1; У выходное напряжение интегратора 2:, U и 0 — выходные напряжения соответственно первога и втараго усилитепей 11 и 12 ; 0 — выходное апряжение первого адкавибратора 8;

U„« — выходное напряжение элемента

ИЛИ; (1-, — выходное напряжение ключа

27; U> — выходное напряжение второго однавибратора 9.", 0 — выходное напряжение второго R -трйггера 15; О „выходное напряжение третьего одновибратора 10,.: О„ -- выходное напряжение третьегo RS -триггера 16; выходное напряжение пятого релейного блока 6,; U,. и U, — выходные напряжения соответственно третьего и пятого элементов И 23 и 24; U< и

U — выхаднь.е напряжения первого и

1ь второго блоков 28 и 29 памяти; U .,ar=zogvoe nanpazenrse первого RS-триггера 17.

Фильтр 13 служит для выделения низкочастотной составляющей выходного напряжения U предварительного усилителя 1 и в частном случае может быть реализован с помощью инерционного звена.

Третий репейный блок 14, имеющий двухпозиционную характеристику, может быть реализован с помощью параллельного соединения двух цепей, содержащих несимметричные однополярные релейные элементы, на входе одного из которых установлен инвертор.

Запоминающие элементы 44 и 45

1 блоков 28 и 29 памяти могут быть реализованы с помощью параллельного соединения конденсатора и ключа при соединении одной обкладки конденсатора с входам и выходом элемента, другой обкладки — с. общей шиной элемента, а управляющегО входа ключа— с управляющим входом элемента.

Регулятор работает следующим образом о

На вход усилителя 1 поступает напряжение 0в,,, равное разности между заданным и действительным значениями регулируемого параметра. C выхода усилителя 1 напряжение U U „ k по тупает на вход интегратора 2, с выхода которого напряжение О посту2 пает на входы релейных блоков 3 и 4.

При достижении напряжением 02 на выходе интегратора 2 величины порога срабатывания д одного из релейных блоков 3 (или 4) последний срабатывает, подавая ступенчатое напряжение на один из сигнальных входов ширатко7 1 117 импульсного модулятора ?. При этом на соответствующем выходе широтно-импульсного модулятора 7 и на выходе одного из усилителей 11 (или 12) мощности формируется импульс управляюще5 го напряжение Ll (или 0 ), поступаюЭ щего на один из входов исполнительного механизма 46. Длительность импульса управляемого напряжения U опревых деляется настройкой широтно-импульсного модулятора 7, а также величиной и полярностью корректирующих напряжений (у и U на управляющих входах широтно-импульсного модулятора 7, поступающих с выходов первого и второго блоков 28 и 29 памяти. В случае, если напряжения U1 è О отсутствуют или взаимно компенсируются в сумматоре 34 широтно-импульсного модулятора 7, длительность импульсов напряжения на его выходе постоянна и определяется параметрами широтно-импульсного модулятора 7: коэффициентами передачи сумматора 34 и интегратора 33 и порогом срабатывания релейно- 5 го элемента 35. При поступлении напряжения на один из сигнальных входов широтно-импульсного модулятора 7 происходит переключение соответствующего к3-триггера 30 (или 31). При этом через элемент ИЛИ 32 и сумматор

34 напряжение поступает на вход интегратора 33 и на его управляющий вход, разрешая тем самым процесс интегрирования. Когда напряжение на выходе интегратора 33 достигает величины, достаточной для срабатывания релейного элемента 35, последний срабатывает, осуществляя переключение

95-триггеров 30 и 31 в исходное сос40 тояние. Таким образом, длительность импульса управляющего напряжения

1 определяется величиной напряжения, поступающего на вход интегратора 33 и, соответственно, величиной и полярностью напряжений на входах сумматора

34. В момент начала импульса управляющего напряжения на информационном выходе широтно-импульсного модулятора

7 появляется напряжение, поступающее на вход одновибратора 8 и вызывающее о

его срабатывание по переднему фронтУ . импульса напряжения. Импульс напряжения с выхода одновибратора 8 поступает на управляюший вход интегратора 2, осуществляя его обнуление.

В дальнейшем цикл повторяется, и на выходе регулятора формируется частотно-модулированное напряжение, час585 8 тота которого определяется величиной сигнала рассогласования, а знак— знаком напряжения рассогласования

U . После отработки регулятором управляющего или возмущающего воздействия в системе автоматического регулирования, которая содержит данный импульсный регулятор, устанавливается периодический автоколебательный процесс, причем предельная величина отклонения регулируемого параметра от заданного значения зависит от начальных условий в системе автоматического регулирования и в общем случае может быть равной реакции объекта регулирования на один импульс выходного напряжения U регулятора. Блавых годаря наличию корректирующих напряжений U u 0„, в импУльсном регуляторе в процессе регулирования происходит постоянный контроль параметров автоколебательного процесса в системе автоматического регулирования и приведение указанного автоколебательного процесса к симметричному„ при котором обеспечивается максимальная точность системы автоматического регулирования при отклонении регулируемого параметра, не превышающих реакции объекта регулирования на уменьшенный вдвое импульс управляющего напряжения 0 „ .8ых

Работа элементов регулятора, формирующих корректирующие напряжение

0„ и 0, осуществляется следующим образом. С выхода предварительного усилителя 1 усиленное напряжение одновременно с поступлением на вход интегратора 2 поступает на вход фильтра 13, служащего для выделения постоянной составляющей напряжения

0, и на сигнальный вход нормально замкнутого ключа 27. В случае, если постоянная составляющая напряжения отсутствует или находится в до1 пустимых пределах, на управляющий вход ключа 27 напряжение с выхода третьего релейного блока 14 через элемент ИЛИ 19 не поступает и ключ

27 находится в замкнутом состоянии. ,Отсутствие постоянной составляющей напряжения 0„ свидетельствует об окончании отработки управляющего или возмущающего воздействия системы автоматического регулирования. С выхода ключа 27 напряжение поступает на входы четвертого релейного блока

5, дифференциатора 18 и ключей 36 и

38 блоков 28 и 29 памяти. Формирова1117585 t0 ние корректирующих напряжений 01 и 0 начинается в момент, когда напряжение U на выходе усилителя имеет отрицательное значение, В этом случае на выходе элемента НЕ 25 формируется напряжение U, поступающее на вход первого одновибратора 9, что вызывает срабатывание последнего по переднему фронту импульса напряжения и переключение импульсом напряжения, формируемым первым одновибратором

9, второго 9S -триггера 15. Невозмож. ность возникновения напряжения на выходе элемента НЕ 25 до поступления напряжения с ключа 27 может быть организована, например, соответствующим управлением цепей питания блоков импульсного регулятора. Напряжение

U с выхода второго RS -триггера 15

9 .поступает на один из входов второго элемента И 21, на другой вход которого поступает импульсное напряжение с выхода третьего одновибратора 10 при изменении полярности напряжения

Ц на входе интегратора 2 отрицатель- ной на положительную, так как при этом происходит срабатывание четвертого релейного блока 5 и запуск третьего одновибратора 10 по переднему фронту ступенчатого напряжения с выхода четвертого релейного блока

5. Поскольку в этот момент времени 1„ (фиг.2 и 3) производная входного напряжения Ц „ имеет положительное зна— чение, напряжение 01 ñ выхода пятого 15 релейного блока б поступает на первый вход третьего элемента И 23, на второй вход которого поступает напряжение U« с выхода третьего RS-триггера 16, находящегося во включенном 40 состоянии. Напряжением U с выхода

13 третьего элемента И 23 производится включение ключа 36 первого блока 28 памяти. Напряжение 0 с выхода усилителя 1 проходит, таким образом, че-45 рез ключи 27 и 36, усиливается усилителем 42 и поступает на вход запоминающего элемента 44 первого блока

28 памяти. Запоминающий элемент 44 служит для запоминания величчны и >О полярности напряжения с выхода усилителя 42 и фиксирования его при отключенном входе первого блока 28 памяти. В момент 4 (фиг.2 и 3) изменения знака пройзводной входного напряжения Ов или в момент равенства

ОХ нулю производной напряжения Б „ происходит обратное переключение пятого релейного блока 6. При этом происходит отключение первого блока

28 памяти от входного напряжения и подготовка цепей включения второго блока 29 памяти благодаря поступлению напряжения с выхода второго элемента HE 26 на один из входов пятого элемента И 24. В этот период времени на запоминающем элементе 44 первого блока 28 памяти сохраняется напряжение, пропорциональное максимальному значению напряжения ОВх положительной полярности на входе импульсного регулятора. При последующем изменении полярности напряжения на входе импульсного регулятора происходит аналогичное подключение входного напряжения к второму блоку 29 памяти благодаря формированию напряжения U на выходе первого элемента HE 25 в момент времени t (фиг. 2 и 3). Отключение второго блока 29 памяти от входного напряжения 0в осуществляется в момент времени 1+ (фиг.2 и 3) при очередном изменении полярности производной входного напряжения т.е. тогда, когда производная вх входного напряжения Б становится положительной. На выходе запоминающего элемента 45 второго блока 29 памяти сохраняется напряжение, пропорциональное значению входного напряжения 0 „ импульсного регулятора в момент достижения им максимального отрицательного значения. В момент возникновения на выходе регулятора очередного импульса управляющего напряжения 0 „ „(в предельном случае, вы когда объект регулирования полностью не имеет инерционности, этот момент совпадает с моментом С изменения

4знака производной входного напряжения

0 „, что определяется появлением переднего фронта жчпульса напряжения на входе одновибратора 8 и соответственно на одном из входов элемента

И 22, происходит формирование напряжения на выходе последнего и включение ключей 37 и 39 блоков 28 и 29 памяти. Таким образом, выходы запоминающих элементов 44 и 45 блоков 28 и

29 памяти оказываются подключенными через ключи 37,и 39 к входам сумматора 34 широтно-импульсного модулятора 7, вызывая в зависимости от настройки широтно-импульсного модулятора 7 увеличение или уменьшение длительности очередного импульса уп1117585

12 равляющего напряжения 0,„ . Изменение коэффициентов усиления усилителей

42 и 43 обеспечивает уменьшение импульса напряжения О „,„ на заданную величину в случае, если по абсолют° ной величине максимальное значение положительного напряжения на входе импульсного регулятора меньше, чем отрицательное, и увеличение в противоположном случае. Одновременно с 1О запоминанием напряжения в элементах

44 и 45 происходит переключение первого R8-триггера 17, напряжение 0„ с выхода которого поступает на первые входы элементов И 40 и 41 блоков 15

28 и 29 памяти, подготавливая к включению цепь управления соответствующего запоминающего элемента 44 (или

45), на первый вход элемента И 20, подготавливая цепи перевода регуля- 20 тора в исходное состояние, и через элемент ИЛИ 19 на управляющий вход ключа 27, отключая блоки формирования корректирующих напряжений OÄ и 0 от входного напряжения 1 „ . При очередном импульсе управляющего напряжения U . в.момент времени 1 (фиг.2

ВЬ|х и 3), благодаря поступлению импульса напряжения с выхода первого одновибратора 8 на второй вход первого элемента И 20, напряжение с выхода последнего осуществляет обратное переключение RS-триггеров 15 — 17, возвращая тем самым регулятор в исходное состояние. Дальнейшая работа регулятора происходит аналогично.

Таким образом, в предлагаемом регуляторе обеспечивается постоянный контроль и регулирование начальных условий автоколебательного процесса управления в системе автоматического регулирования, что в свою очередь обеспечивает минимально возможную величину отклонения регулируемого параметра от заданного значения.

Точность предлагаемого регулятора повьппается в 2 раза по сравнению с известным. !

1117585

1117585

Заказ 2218/31

Тираж 841 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открыткой

113035, Москва, )t -35, Ра -нская наб., д. 4/5

Филиал IIIGI "Патент ", r.. Ужгород, ул. Проектная, Составитепь 10: Гладков

Редактор 0» Юрковецкая Техред Н.Кестелевич Корректор E. Сирохман