Одноразрядный сумматор

 

ОДНОРАЗРЯДНЫЙ СУММАТОР, содержащий элемент И-ИЛИ с прямым и инверсным выходами, узел формировання суммы, содержащий три МДП-транзистора и элемент НЕ, и узел формирования переноса, содержащий три МДПтранзистора и .элемент НЕ, причем шины прямого и инверсного значений первого слагаемого сумматора соединены с первыми входами соответствующих элементов И элемента И-ИЛИ, а шины прямого и инверсного значений второго слагаемого сумматора соединены с вторыми входами соответствующих .элементов И элемента И-ИЛИ, прямой . выход элемента И-ИЛИ соединен с затворами первых ЩЩ-транзисторов узлов формирования суммы и переносу, а инверсный выход - с затворами вторых ВДП-транзисторов узлов формирования суммы и переноса, исток первого 1ЩП-транзистора узла формирования соединен с шиной инверсного значения третьего слагаемогр сумматора, а сток соединен со стоком второго МДП-транзистора того же узла и с входом элемента НЕ того же узла, выход которого соединен, с выходной шиной суммы сумматора, исток второго ; ЩП-транзистора узла формирования суммы соединен с пшной прямого значения третьего слагаемого сумматора, сток первого МДП-транзистора узла формирования переноса соединен со стоком второго МДП-транзистора того же узла и с входом элемента НЕ того же : узла, отличающийся тем что, с целью упрощения, истоки первого ивторого МЦП-транзистрров узла S формирования переноса соединены со- , ответственно с шиной прямого значе ния первого слагаемого и с шиной прямого значения третьего слагаемого сумматора, сток первого МДП-транзи§ стора узла формирования суммы соединен с выходной шиной инверсного значения суммы сумматора и со стоком третьего МДП-транзистора того же узла, затвор которого подключен к 1Ч| выходу элементаНЕ того же узла, а г 9д исток соединен с шиной нулевого потен&0 циала, сток первого МДП-транзистора узла формирования переноса соединен с выходной шиной переноса сумматора и со стоком третьего МДП-транзистора того же узла, затвор которого,соеди : йене 8ыз$рдом элемента НЕ того же уэла . и с выходной шиной инверсного, значе шя переноса сумматора, а исток соеТЩнен с шийой нулевого потенциала.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А ае (и) ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

f10 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ с . ;.ЙЪ, -, /3

ОПИСАНИЕ И3ОБРЕТЕНИЯ

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 3569105/24-24 (22) 06.01.83 (46) 07.10.84. Бюл. У 37 (72) С.Н. Лубянов, В.К. Прядилов и С.С. Устинов (71) Московский ордена Трудового

Красного Знамени инженерно-физический институт (53) 681.325.5(088.8) (56) 1. Авторское свидетельство СССР

В 943712, кл. С.06 F 7/50, 1980.

2. Опубликованная заявка Японии

В 55-1619, кл. С 06 F 7/50, 1980

;(прототип). (54)(57) ОДНОРАЗРЯДНЫЙ СУММАТОР, со" держащий элемент И-ИЛИ с прямым и инверсным выходами, узел формирования суммы, содержащий три МДП-транзистора и элемент НЕ, и узел формирования переноса, содержащий три МДПтранзистора и .элемент НЕ, причем шины прямого и инверсного значений первого слагаемого сумматора соединены с первыми входами соответствующих элементов И элемента И-ИЛИ, а шины прямого и инверсного значений второго слагаемого сумматора соединены с вторыми входами соответствующих элементов И элемента И-ИЛИ, прямой выход элемента И-ИЛИ соединен с saтворами первых МДП-транзисторов узлов формирования суммы и переноса, а инверсный выход — с затворами вторых

МДП-транзисторов узлов формирования суммы и переноса,.исток первого

МДП-транзистора узла формирования сум мы соединен с шиной инверсного эначения третьего слагаемого сумматора, а сток соединен со стоком второго

МДП-транзистора того же узла и с входом элемента НЕ того же узла, выход которого соединен с выходной шиной суммы сумматора, исток второго

МДП-транзистора узла формирования суммы соединен с шиной прямого значения третьего слагаемого сумматора, сток первого МДП-транзистора узла формирования переноса соединен со стоком второго МДП-транзистора того же узла и с входом элемента НЕ того же; узла, отличающийся тем, что, с целью упрощения, истоки первого и второго МДП-транзисторов узла I формирования переноса соеднненм соответственно с шиной прямого значе ния первого слагаемого и с ниной пря- Со мого значения третьего слагаемого сумматора сток первого МДП-транзи- д р стора узла формирования суммы сое- динен с выходной шиной инверсного значения суммы сумматора и со стоком третьего МДП-транзистора того же узла, затвор которого подключен к выходу элемента НЕ того же узла, а исток соединен с шиной нулевого потен. циала, сток первого МДП-транзистора узла формирования переноса соединен с выходной шиной переноса сумматора и со стоком третьего МДП-транзистора того же узла, затвор которого соеди, нен с maroдом элемента HE того же узла и с выходной шиной инверсного значе.ния переноса сумматора, а исток соединен. с шийой нулевого потенциала.

1 11176

Изобретение относится к вычислительной технике и может быть использовано в больших интегральных схемах, обработки цифровой информации, Известен одноразрядный сумматор на дополняющих МДП-транзисторах, содержащий двадцать МДП-транзисторов (1) .

Недостатком сумматора является сложность конструкции.

Известен одноразрядный сумматор 10 на МДП-транзисторах, содержащий элемент И-ИЛИ с прямым и инверсным выходами, узел формирования суммы,,содержащий три МДП-транзистора и элемент НЕ, и узел формирования переноса, 15 содержащий три МДП-транзистора и элемент НЕ, причем шины прямого и инверсного значений первого слагаемого сумматора соединены с первыми входами соответствующих элементов И элемента 20

И-ИЛИ, а шины прямого и инверсного значений второго слагаемого сумматора соединены с вторыми входами соответствующих элементов И элемента

И-ИЛИ, прямой выход элемента И-ИЛИ 25 соединен с затворами первых МДП-тран- зисторов узлов формирования суммы и переноса, а инверсный выход — с затворами вторых МДП-транзисторов узлов формирования суммы и переноса, исток З0. первого МДП-транзистора узла формирования суммы соединен с шиной инверсного значения третьего слагаемого сумматора, а сток соединен со стоком второго МДП-транзистора того же узла

35 и с входом элемента НЕ того же узла, выход которого соединен с выходной шиной суммы сумматора, исток второго

МДП-транзистора узла формирования суммы соединен с шиной прямого зна- 40 чения третьего слагаемого сумматора, . исток второго МДП-транзистора узла формирования суммы соединен с шиной прямого значения третьего слагаемого сумматора, сток первого МДП-транзи«

45 стора узла формирования переноса соединен со стоком второго МДП-транзистора того же узла и с входом элемента НЕ того же узла. Кроме того,,каждый из узлов содержит четвертый

МДП-транзистор (2) .

Недостатком известного сумматора является сложность конструкции.

Целью изобретения является yItpoщение одноразрядного сумматора. 55

Поставленная цель достигается тем, что одноразрядный сумматор, содержащий элемент И-ИЛИ с прямым и ин34 2 версным выходами, узел формирования суммы, содержащий три МДП-транзистора и элемент НЕ, и узел формирования переноса, содержащий три МДП-транзистора и элемент НЕ, причем шины прямого и инверсного значений первого слагаемого сумматора соединены с пер-. выми входами соответствующих элементов И элемента И-ИЛИ, а шины прямого и инверсного значений второго слагаемого сумматора. соединены с вторыми входами соответствующих, элементов

И элемента И-ИЛИ, прямой выход элемента И-ИЛИ соединен с затворами первых МДП-транзисторов узлов формиро- вания суммы и переноса, а инверсный выход — с затворами вторых МДП-транзисторов узлов формирования суммы и переноса, исток первого МДП-транзистора узла формирования суммы соединен с шиной инверсного значения третьего слагаемого сумматора, а сток соединен со стоком второго МДП-транзистора того же узла и с входом элемента НЕ того же узла, выход которого соединен с выходящей шиной суммы сумматора, исток второго МДП-транзистора узла формирования суммы соединен с шиной прямого значения третьего слагаемого сумматора, сток первого МДП-транзистора узла формирования переноса соединен со стоком второго МДП-.транзистора того же узла и с входом элемента НЕ того же узла, истоки первого и второго МДП-транзисторов узла формирования переноса соединены соответственно с шиной прямого значения первого слагаемого и с шиной прямого значения третьего слагаемого сумматора, сток первого

МДП-транзистора узла формирования суммы соединен с выходной шиной инверсного значения суммы сумматора и со стоком третьего МДП-транзистора того же узла, затвор которого подключен к выходу элемента НЕ того же узла, а исток. соединен с шиной нулевого потенциала,: сток первого МДП-транзистора узла формирования переноса соединен с выходной шиной переноса сумматора р со стоком третьего МДП-транзистора того же узла, затвор которого соединен с выходом элемента НЕ того же узла и с выходной шиной инверсного значения переноса сумматора, а исток соединен с шиной нулевого потенциала °

На чертеже представлена принципиальная схема одноразрядного сумматора.

В таблице приведены состояния тран-. зисторов при подаче на входы различных значений слагаемых.

Транзисторы

Выходы

Входы ав с 2 3 4 5 8 9 10 11 12 13

000 П 3 3 П П 3 П 3 3 П

100 3ППЗЗПЗППП

0 1 0 П 3 3 П 3 П 3 IT П П, 0

10 3 П П 3 П 3 П 3 3 3

001 П 3 3 П П 3 П

101 3ПП3 3ПЗ П3 3

0 1 1 П 3 3 П 3 П-3 3

1 1 1 3 П П 3 П . 3 П 3 П 3

Г

Символы П и 3 соответствуют проводя- 1Гредлагаемяй сумматор требует )4МДПщему и запертому состояниям МДП-тран- транзисторов,что-по сравнению с извест-, зисторов. ным меньше на 2 транзистора или í à l4X.

3 111

Одноразрядный сумматор со)держит элемент И-ИЛИ 1,.образованный МДП-транзисторами 2-5, элементы НЕ 6 и 7 и МДП-транзисторы 8-13. Элемент И-ИЛИ имеет прямой выход, соединенный с затворами МДП-транзисторов 8 и 10, и инверсный выход, соединенный с затворами МДП-транзисторов 9 и 11.

Одноразрядный сумматор работает следующим образом.

При подаче на входы сумматора нулевых значений слагаемых отпираются

МДП-транзисторы 2 и 5, а транзисторы

3 и 4 заперты.

На затворах транзисторов 8 и 10 устанавливается нулевой потенциал, 7634 4 а на затворах транзисторов 9 и 11 высокий потенциал. ВслЬдствие этого транзистора 8 и 10 отпираются, а транзисторы 9 и 11 - запираются. При этом на инверсном выходе суммы S устанавливается высокий потенциал, а на выходе S — низкий потенциал. Транзистор 12 при этом заперт. Одновременно с этим на выходе перв- -..

10 носа (P ) устанавлив ается нулевой потенциал, а на выходе P— высокий потенциал..

Составитель A. Степанов

Редактор E. Лушникова Техред М.Гергель КорректорА. Зимокосов М»»

Заказ 7221/33 Тираж б98 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4