Устройство тактовой синхронизации с дискретным управлением

 

УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ С ДИСКРЕТНЫМ УПРАВЛЕНИЕМ по авт.св. № 951739, отличающееся тем, что, с целью сокращения времени установления синхронизма и расширения области рабочих частот, цифррвой интегратор вьиолнен в виде двух цепей, каждая из которых состоит из последовательно соединенных элемента ИЛИ и суммирующего счетчика, причем тактовые входы элемента ИДИ объединены, а выходы суммирующих счетчиков подключены к входам полусумматора, выход которого является выходом цифрового, интегратора , а входы элементов ИЛИ - входами цифрового интегратора. 1

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПИГИ К

09) (И) цр Н 04 L 7/10

1 М..

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОНИТЕТ СССР

ПО ДЕЛАН ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (61) 951739 (21) 3593474/18-09 (22) 01.04.83 (46) 15.11.84. Бюл. Ф 42 (72) А.Н. Гребенюк (53) 621.394.662(088.8) (56) 1.Авторское свидетельство СССР

У 951739, кл. Н 04 L 7/10, 1979 (прототип). (54)(57) УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ С ДИСКРЕТНЫМ УПРАВЛЕНИЕМ по авт.св. У 951739, о т л и ч а ю— щ е е с я тем, что, с целью сокра- < щения времени установления синхроннзма и расширения области рабочих частот, цифровой интегратор выполнен в виде двух цепей, каждая из которых состоит из последовательно соединенных элемента ИЛИ и суммирующего счетчика, причем тактовые входы элемента ИЛИ объединены, а выходы суммирующих счЕтчиков подключенй к входам полусумматора, выход которого является выходом цифрового,интегратора, а входы элементов ИЛИ вЂ” входами цифрового интегратора.

1124442

Изобретение относится к электросвязи и может быть использовано системах связи для передачи дискретных сообщений, в частности, в системах передачи цифровой и телеметри- 5 ческой информации, в телеграфии и в системах с импульсно-кодовой модуляцией.

По основному авт.св. - 951739 известно устройство тактовой синхронизации с дискретным управлением, содержащее последовательно соединенные фазовый детектор и цифровой интегратор, первый и второй входы которого подключены к соответствующим 15 входам усредняющего блока, а третий вход — к выходу подстраиваемого генератора, а также формирователь импульсов, выход которого подключен к первому входу фазового детектора, 20 второй вход которого является входом устройства, последовательно соединенные первый элемент совпадения, инвертор, второй элемент совпадения и ключ, выход которого подключен к 25 входу подстраиваемого генератора, первый вход первого элемента совпадения подсоединен к выходу цифрового интегратора, второй вход — к первому выходу усредняющего блока, 30 второй выход которого подсоединен к другому входу второго элемента совпадения, выход подстраиваемого генератора подключен к входу формирователя импульсов, другие выходы которого подКлючены соответственно к третьему входу фазового детектора и к третьему входу усредняющего блока, а цифровой интегратор содержит реверсивный счетчик и суммирующий 0 счетчик, выходы которых подключены к входам формирователя импульсов, причем входы реверсивного и суммирующего счетчиков и выход формирова" теля импульсов являются соответственно входами и выходом цифрового интегратора j1) .

Недостатками известного устройства тактовой синхронизации с дискретным управлением являются большое время установления синхронизма и недостаточно широкая область рабочих частот.

Цель изобретения — сокращение вре мени установления синхронизма и рас- 55 ширение области рабочих частот.

Поставленная цель достигается тем, что в устройстве тактовой синхронизации с дискретным yt pëèëåíèå;.t, содержащем последовательно соединенные фазовый детектор и цифровой интez ðàòîð, первый и второй входы которого подключены к соответствующим входам усредняющ .го блока, а третий вход — к выходу подстраиваемого генератора, а также формирователь импульсов, выход которого подключен к первому входу фазового детектора, второй вход которого является входом устройства, последовательно соединенные первый элемент совпадения, инвертор, второй элемент совпадения и ключ, выход которого подключен к входу подстраиваемого генератора, первый вход первого элемента совпадения подсоединен к выходу цифрового интегратора, второй вход — к первому выходу усредняющего блока, второй выход которого подсоединен к другому входу второго элемента совпадения, выход подстраиваемого генератора подключен к входу формирователя импульсов, другие выходы которого подключены соответственно к третьему входу фазового детектора и к третьему входу усред" няющего блока, цифровой интегратор выполнен в виде двух цепей, каждая из которых состоит из последовательно соединенных элемента ИЛИ и суммирующего счетчика, причем тактовые входы элементов ИЛИ объединены, а выходы суммирующих счетчиков подключены к входам полусумматора, выход которого является выходом цифрового интегратора, а входы элементов ИЛИ— входами цифрового интегратора.

На фиг. 1 представлена структурная электрическая схема предложенного устройства; на фиг. 2 — временные диаграммы, поясняющие его работу.

Устройство тактовой синхронизации с дискретным управлением содержит фазовый детектор I цифровой интегратор 2, элементы ИЛИ 3 и 4, суммирующие счетчики 5 и 6, полусумматор

7, усредняющий блок 8, RS-триггеры 9 и 10, элементы 11 и 12 совпадения, инверторы 13 и 14, формирователь 15 импульсов, первый э.пемент 16 совпадения, инвертор 17, второй эле— мент 18 совпадения, ключ 19, подстраиваемый генератор 20.

Устройство работает следующим образом.

С формирователя импульсов 15 на

R-входы RS-триггеров 9 и 10 поступает

1124442 ности фаз, предлагаемое устройство имеет период управляющего 11!ИМнапряжения Т = — Т а следова(2 тельно, в 2 раза большее быстродействие и соответственно большую область рабочих частот. Поступая в цепь управления ключа 19, ШИМ-напряжение управляет временем подключения к времязадающей цепи подстраи-!

О ваемого генератора 20. Г1оэтому в тот момент времени, когда ключ 19 открыт, его частота уменьшается до значения f и увеличивается до знаэ чения f, когда ключ 19 закрыт. При

15 этом средняя частота f„ подстраиваеМого генератора 20 определяется выражением (2) F =Q ° 0 +(° Q последовательность импульсов A с пе,риодом Т (Ьиг ° 2а), а на первые два ( входа фзового детектора 1 с отставанием на время t> подают сдвинутые относительно друг друга на время 1 последовательности импульсов Б и В тоже с периодом Т > (фиг. 2б,в). На третий вход фазового детектора 1 поступает последовательность коротких импульсов Г с частотой Г-,кратной частоте эталонного генератора (фиг. 2г).

В случае совпадения частот эталонного и подстраиваемого генератора (Г - f„„) импульсы Г располагаются между импульсами Б и В. При этом на обоих выходах фазового детектора 1 и на прямых выходах RS-тригг ров 9 и

10 устанавливается логический ноль, а на выходах инверторов 13 и 14 логическая единица. В результате через первый элемент совпадения 16, инвертор 17 и второй элемент 18 совпадения в цепь управления ключа 19 с выхода полусумматора 7 цифрового интегратора 2 поступает последователь- 25 ность прямоугольных импульсов. Для их формирования выходной сигнал подстраиваемого генератора 20 подается на суммирующие счетчики 5 и 6 с одинаковым числом разрядов соответствен но через элементы ИЛИ 3 и 4. Далее выходные сигналы старших разрядов суммирующих счетчиков 5 и 6 поступают на полусумматор 7,закон функционирования которого описывается логи35 ческим уравнением

1 — - I где Я и. Q Π— соответственно пря7 1 40 мые и инверсные выходы старшего разряда суммирующих счетчиков 5 и 6.

В результате на выходе полусумма- 45 тора 7 образуется прямоугольное шир от но-импульс но-модулированное (ШИМ) напряжение, период Т, которого определяется емкостью суммирующих счетчиков 5 и 6 и частотой подстраивае- 50 мого генератора 20 и оказывается в

2 ра.за меньшим периода выходного напряжения старших разрядов суммирующих счетчиков 5 и 6. Соответственно, при одинаковой емкости счетчиков циф-55 рового интегратора прототипа и предлагаемого устройства, т,е. при одинаковой точности поддержания разПГ 1 (г о т где Т, — время, равное периоду ШИИ напряжения; время внутри периода ШИМ-на. о пряжения, когда последнее равно логической единице и ключ 19 открыт.

При выборе астот fÝ< f > -Г<

f + - сдвиг по фазе выходных

2 сигналов старших разрядов суммирующих счетчиков 5 и 6 устанавливается равным /2, а длительность tä =

1/2 Т, (фиг. 2д) и в процессе работы определяется текущей разностью частот эталонного и подстраиваемого генератора 20. В случае увеличения частоты эталонного генератора импульсы Г начинают перекрываться с импульсами Б. При этом со второго выхода фазового детектора 1 через элемент ИЛИ 4 на суммирующий счетчик

6 и S-вход RS-триггера 10 начинают проходит короткие импульсы. После чего сдвиг по фазе выходных сигналов старших разрядов суммирующих счетчиков 5 и 6 уменьшается и, соответственно, постепенно уменьшается длительность t -ШИК-напряжения (фиг. 2е), т.е ° цифровой интегратор

2 постепенно отрабатывает изменение частоты эталонного генератора. В то же время RS-триггер 10 переключается, в результате на-втором входе элемента 18 совпадения устанавливается логический ноль и ключ 19 закрывается, что приводит к быстрому увеличению частоты подстраиваемого генератора 20. После сброса RS-триггера

1124442

Составитель В. Едокимова

Редактор Л.Веселовская Техред Т.Маточка Корректор В, Гирняк

Заказ 8299/45 Тираж 634 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная„ 4

10 в исходное состояние, если величина изменения длительности tä ШИМнапряжения недостаточна, процесс повторяется до тех пор, пока импульсы Г

5 не окажутся снова между импульсами

В и В.

В случае уменьшения частоты эталонно о генератора импучьсы Г начинают йерекрываться импульсами В. С первого выхода фазового детектора 1

10 через элемент ИЛИ 3 на вход суммиуующего счетчика 5 и S-вход RS-триггера 9 начинают проходить короткие импульсы. При этом сдвиг по фазе выходных сигналов старших. разрядов t5 .суммирующих счетчиков 5 и 6 увеличивается и, соответственно, постепенно увеличивается длительность

ШИМ-напряжения (фиг. 2ж), RS-триггер

9 переключается, и остальные процес- 20 сы приводят к уменьшению частоты подстраиваемого генератора 20.

Точность поддержания разности фаз в режиме квазисинхронизма в основном определяется емкостью сумми- 25 рующих счетчиков 5 и 6 и параметрами последовательностей импульсов, изображенных на фиг. 2. При этом для первоначального вхождения в синхронизм устройство может дополняться системой поиска.

Предлагаемое устройство тактовой синхронизации с дискретным управлением выгодно отличается от устройства-прототипа, так как обеспечивает следующие преимущества: увеличение быстродействия и расширение области рабочих частот вследствие того, что в данной схеме период управляющего

ШИМ-напряжения в 2 раза меньше, чем в известном устройстве (в результате расширяется область применения предлагаемого устройства); упрощение электрической схемы и повышение ее надежности в результате уменьшения числа логических элементов И, ИЛИ, входящих в состав цифрового интегратора, замены реверсивного счетчика на суммирующий счетчик.