Устройство для передачи сигналов синхронизации

 

Изобретение относится к технике передачи дискретной информации и может быть использовано в аппаратуре сеансной связи для формирования сигналов Начало сообщения, Цикловая синхронизация (С) и Конец передачи сообщения. Распшряются функциональные возможности путем обеспечения передачи сигналов цикловой С и окончания передачи. Устройс тво содержит п-разрядньй регистр сдвига 1, сумматор по модулю два 2, дешифратор 3 нулевого состояний п-разрядного регистра сдвига, дешифратор 4 сигнала окончания передачи сигнала побитовой С, дешифратор 5 сигнала окончания основного рекуррентного цикла, блок 6 установки адресных условий. RS-триггер (Т) 7 переключения сигналов начальной С, RS-T 8 управления передачей, 4 элемента И 9, to, 11, 12, два элемента РШИ 13, 15, D-T 14. Цель достигается введением блока 21 установки начальных условий дополнительного рекург (Л ел о 00

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

А1 (19) (И) (5D 4 Н 04 L 7/10

ОПИСАНИЕ ИЗОБРЕТЕНИЯ "Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ

1 и

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3842858/24-09 (22) 11.01.85 (46) 30.06.86. Вюл. Р 24 (72) И.И. Родькин, В.А. Романов и В.П. Даценко (53) 621.394.662(088.8) (56) Авторское свидетельство СССР

Ф 896783, кл. Н 64 L 7/10, 1980.

Авторское свидетельство СССР

У 1123 113, кл. Н 04 L 7/10, 1983. (54) УСТРОИСТВО ДЛЯ ПЕРЕДАЧИ СИГНАЛОВ СИНХРОНИЗАЦИИ (57) Изобретение относится к технике передачи дискретной информации и может быть использовано в аппаратуре сеансной связи для формирования сигналов "Начало сообщения", "Цикловая синхронизация (С)" и "Конец передачи сообщения". Расширяются функциональные возможности путем обеспечения передачи сигналов цикловой

С и окончания передачи. Устройство содержит и-разрядный регистр сдвига

1, сумматор по модулю два 2, дешифратор 3 нулевого состояний и-разрядного регистра сдвига, дешифратор 4

cÿãHàëà окончания передачи сигнала побитовой С, дешифратор 5 сигнала окончания основного рекуррентного цикла, блок 6 установки адресных условий. RS-триггер (Т) 7 переключения сигналов начальной С, RS-Т 8 управления передачей, 4 элемента

И 9, 10, 11, 12, два элемента ИЛИ

i3, 15, D-T 14. Цель достигается введением блока 21 установки началь. ных условий дополнительного рексу

1 рентного цикла, мультиплексора 23, RS-Т 16 переключения начальных условий рекуррентного цикла, делителя частоты 22, D-Т 18 окончания переда241508 чи сигналов С, 5-ro элемента И

3-го элемента ИЛИ 19, дешифратора

17 сигнала окончания дополнительного рекуррентного цикла. 1 ил.

Изобретение относится к технике передачи дискретной информации и может быть использовано в аппаратуре сеансной связи для формирования сигналов "Начало сообщения>, "Цикло- 5 вая синхронизация" и "Конец передачи сообщения .

Цель изобретения — расширение функциональных возможностей путем обеспечения передачи сигналов цикловой синхронизации и окончания передачи.

На чертеже представлена структурная электрическая схема устройства для передачи сигналов синхро- низации.

Устройство для передачи сигналов синхронизации содержит и-разрядный регистр I >с.д в иHг а, сумматор 2 по моду- 2О лю два, дешифратор 3 нулевого состояния п-разрядного регистра сдвига, дешифратор 4 сигнала окончания передачи сигнала побитовой синхронизации, дешифратор 5 сигнала окончания основ- 25 ного рекуррентного цикла, блок 6 установки адресных условий, RS -триггер 7 переключения сигналов начальной синхронизации, RS -триггер 8 управления передачей, первый-четвертый элементы И 9-12, первый элемент ИЛИ 13, 13-триггер 14, второй элемент ИЛИ 15, RS-триггер 16 переключения начальных условий рекуррентного цикла, дешифратор 17 сигнала окончания

35 дополнительного рекуррентного цикла, 0-триггер 18 окончания передачи сигналов синхронизации, третий элемент

ИЛИ 19, пятый элемент И 20, блок

?1 установки начальных условий дополнительного рекуррентного цикла, делитель 22 частоты, мультиплексор

23.

Устройство для передачи сигналов синхронизации работает следующим об45 разом.

В исходном состоянии RS — òðèããåðû

7„ 8 и 16 переключения сигналов начальной синхронизации, управления передачей и переключения начальных ус-. ловий рекуррентного цикла соответственно> а также П-триггер 18 окончания передачи сигналов синхронизации находятся в нулевом состоянии, что обеспечивает наличие сигнала на выходе четвертого элемента И 12, который через второй элемент ИХЯ 15 удерживает в исходном состоянии и-разрядный регистр 1 сдвига и D-триггер

14 по R-входам,, и наличие сигнала на инверсном выходе D-триггера 18, который удерживает в исходном состоянии делитель 22 частоты по R-входу и поддерживает сигнал четвертого элемента

И 12 на дополнительном входе второго элемента ИЛИ 15.

При поступлении сигнала на вход

"Пуск" устройства RS-триггеры 7, 8 и 16 и D-триггер 18 устанавливаются по S-входам в единичное состояние, тем самым разрешая работу п-разрядного регистра 1 сдвига, D-триггера 14, переключая каналы мультиплексора 23 на блок 6 установки адресных условий и разрешая работу делителя 22 частоты, при этом за счет подачи сигнала с прямого выхода RS-триггера 7 на первый вход. второго элемента И 10 обеспечивается связь D-входа D-триггера 14 со своим. инверсным выходом через первый элемент ИЛИ 13 и второй элемент И 10.

Переключение RS-триггеров 7 и 8 в ециничное состояние приводит к снятию сигнала на выходе четвертого элемента И 12, к запрету поступления тактовых импульсов через пятый элемент И

20 на тактовый С-вход делителя

22 частоты. D-триггер 14 начинает работать в режиме деления частоты тактовых импульсов на два, тем самым обеспечивая формирование на выходе

3 1241 устройства сигнала начальной синхронизации в виде точек.

По первому тактовому импульсу после сигнала Пуск" в и-разрядный регистр 1 сдвига осуществляется за5 пись адресных условий путем подачи сигнала с выхода дешифратора 3 нулевого состояния п-разрядного регистра

1 сдвига через блок 6 установки адресных условий, каналы мультиплексора 23 на соответствующие D-входы разрядов п-разрядного регистра 1 сдвига и тактового импульса на

С-вход и-разрядного регистра 1 сдвига. По остальным тактовым импульсам осуществляется формирование рекуррентной комбинации в соответствии с установленными через сумматор 2 по модулю два обратными связями выходов разрядов п-разрядного регис- 20 тра 1 сдвига с D-входом 1-ro разряда регистра 1 сдвига. При этом сигнал на выходе дешифратора 3 исключается, так как состояние и-разрядного регистра l сдвига на каждом такте отлично от нулевого.

Дешифратор 4 сигнала окончания передачи сигнала побитовой синхронизации формирует сигнал при образовании на выходах разрядов n †разрядно30 го регистра 1 сдвига рекуррентной комбинации, соответствующей оконча.— нию времени передачи сигнала побитовой синхронизации в виде вырабатываемых D-триггером 14 точек. Техническая реализация дешифратора 4 сводится к построению логической схемы, формирующей выходной сигнал только при единственном сочетании входных сигналов. Сигнал с выхода дешифратора 4 поступает на R-вход RS-триггера 7 переключения сигнала начальной синхронизации и второй вход третьего элемента И 11, при этом происходит установка в исходное состояние К$триггера.7, и-разрядного регистра 1 сдвига и D-триггера 14. Регистр 1 сдвига и D-триггер 14 устанавливаются в исходное состояние за счет образования сигнала на входе третьего элемента И 11 и второго элемента ИЛИ

15. Установка RS-триггера 7 вызывает отключение D-входа D-триггера 14 от собственного инверсного выхода за счет снятия сигнала с первого входа второго элемента И 10, соединенного SS с, прямым выходом RS-триггера 7, и подключение его к выходу п — го разряда регистра 1 сдвига за счет подачи

508 4 сигнала с инверсного выхода RS — триггера 7 на первый вход первого элемента

И 9. С поступлением очередного тактоного импульса начинается процесс формирования рекуррентной комбинации с начальных условий, которые вводятся описанным выше способом с блока 6 установки адресных условий. Сигналы разрядов рекуррентной комбинации поступают на D-вход D-триггера 14 и далее под действием тактовых импульсов, поступающих на тактовый С-вход D-триг-. гера 14, на .выход устройства. Процесс формирования рекуррентной комбинации длится до появления на выходах разрядов и-разрядного регистра 1 сдвига конечной комбинации, при которой дешифратор 5 сигнала окончания основного рекуррентного цикла формирует сигнал, который поступает на

R-вход RS-триггера 8 управления передачей. Установка RS-триггера 8 no Rвходу приводит к установке в исходное состояние и-разрядного регистра 1 сдвига и D — триггера 14 за счет формирования сигнала иа выходе четвертого элемента И 12 и подачи его на

R-входы и-разрядного регистра 1 сдвига и D-триггера 14. Процесс передачи сигнала начальной синхронизации на этом заканчивается.

Сигнал с выхода четвертого элемента И 12 обеспечивает прохождение, тактовыхимпульсов на, тактовый,С-вход делителя 22 частоты через пятый элемент И 20. Делитель 22 частоты начинает процесс деления тактовой частоты. Во время этого процесса производится цикл передачи информации от источника сообщений, для чего D-триггер 14 удерживается в нулевом состоянии. Коэффициентом деления делителя

22 частоты задается длительность циклов передачи информации, которая выбирается из соображения допустимости рассинхронизации между приемным H передающим устройствами синхронизации либо из соображения деления сообщений на циклы. В качестве делителя

22 частоты может быть использована микросхема делителя с переменным коэффициентом деления. Весь цикл деления частоты делителем 22 частоты на выходе устройства отсутствуют сигналы за счет удержания no R-входу

D-триггера 14, что обеспечивает передачу информации в цикле. Моментом окончания цикла является появление на выходе делителя 22 частоты сигна1241508 ла, *оторый через третий элемент ИЛИ l9 устанавливает в единичное состояние

RS-триггер 8 управления передачей.

При установке RS-триггера 8 в единичное состояние разрешается работа и-разрядного регистра 1сдвига и 0триггера 14, так как при этом снимается сигнал с их R-входов за счет снятия сигнала с выхода четвертого элемента И 12. При этом на D-вход

D-триггера 14 поступают сигналы с выхода последнего разряда и-разрядного регистра 1 сдвига, так как RS-триггер 7 остается в нулевом состоянии.

Подача тактовых сигналов на делитель

22 частоты прекращаетя ввиду снятия сигнала с пятого элемента И 20. С первым же тактовым импульсом после перевода RS-триггера 8 в единичное состояние происходит запись адресных начальных условий в и-разрядный ре- гистр 1 сдвига. Процесс записи адресных начальных условий протекает аналогично описанному. 25

По тактовым импульсам, поступающим после записи, происходит процесс формирования разрядов адресной рекуррентной комбинации на выходE . устройства. Указанная комбинация на прием30 ном конце используется,цля выделения границ циклов передачч информации и восстановления синхронизации при ее утрате. Процесс формирова.ния разрядов рекуррентной комбинации длится до тех пор, пока не сформируется на выходах и-разрядного регистра 1 сдвига комбинация, соответствующая окончанию основного рекуррентнс- . го цикла. В момент появления на вы Я ходах разрядов и-разрядного регистра

1 сдвига сигналов, соответствующих окончанию основного рекуррентного цикла, появляется сигнал на выходе цешифратора 5 си.-наля окончания основного рекуррентного цикла. Этот сигнал устанавливает RS-триггер 8 в нулевое состояние по R-входу, что приводит к формированию нового цикла передачи информации и последующему формированию очередной комбинации пик-"< ловой синхронизации описанным спос бОме Процессы чередования формирова-ния циклон передачи информапии и сиг,— налов цикловой синхронизации иродогжаются до поступления йа вход Ко- 55 нец передачи" устройства сигнала.

Сигнал с входа "Конец передачи" уст-1 ройства устанавливает в нулевое состояние пс R-входу RS-тригг p 16 л переключен гя начальных условий рекуррентнсго цикла. При этом происходит переключение каналов мультиплексора

23, за счет смены сигналов на его управляющих входах, соединенньх с выходами К8-триггера 16. На выходы мультиплексора 23 подаются сигналы с входных У каналов, соединенных с выходами блока 21 установки начальных условий дополнительнoi-о рекуррентного цикла. Опновременно происходит по" .,à÷à нулевого сигнала на D-вход

D-триггера 18 Окончания передачи с

BpI.". IoI c IibIxopa RS-т ригi cpa 16, Поступление сигнала на вход "Конец передачи возможно только в циклах пер еда чи информации „так ка.к =- тот сигнал формируется источником сообщения. Поэтому после этого сигнала в устройстве формируе-.ся сигнал HB выходе делителя 22 Iacòoòû,,-;О которому происходит установка КБтриггера 8 в единичное состояние

"-Iсрез третий элемент ИЛИ 19.Установка

КБ-триггера 8 приводит к началу передачи рекуррент комбинации с на:-1яльными услов pIIB,:. введенными в иоазрядный IIB IB тр 1 cpBIII а с блока 2 1 у: тансвки На-Iàльных условий дополнительного рекуррентного цикла. Процесс ввоцa на:альных условий с блока 21

-1ротекает аналогично пропессу ввода на:.альных условий с блока б, изложенному выше, но через каналы ", мультилексopa 23. Формирование рекуррентной комбинации окончания передачи произвол;-::тся до тех пор, пока не появится сигнал на выходе дешифратора

17. Сигналом с выхода дешифратора 17 производится установка D-триггера 18 з нулевое состояние эа счет записи нулевой информации с D-входа по такто.:îì,ó С-входу„ Установка =-- нулевое состояние D-триггера 18 обеспечивает перевод у"тройствя в начальное состояние, так как к установленным в нулевое состсяние RS-триггерам 7,8 и 16 добавляются установленные в нулевое состояние D-триггеры i4 и 18, делитег ь 22 частоты и и-рязряднь."й регистр сдьига. Следующий сеанс передачи и: формации, начинающийся сигналом

"Пуск,, протекает по изложенному вьш:е IIopIIJJi(ó — посылка сигнала началь. ной синхронизации в вице последовав

- ел Hocти точек H ядреснOH ppK — рентной комбинации,, формирование ин

1241508 тервала для цикла передачи информации, посылка сигнала цикловой синхронизации в виде той же адресной рекуррентной комбинации, формирование интервала для очередного цикла передачи информации, посылка очередного сигнала цикловой синхронизации и и.д. и посылка сигнала окончания передачи информации в виде рекуррентной комбинации, отличной по начальным условиям от комбинации, используемой для начальной и цикловой синхронизации.

Формула изобретения

Устройство для передачи сигналов синхронизации, содержащее и-разрядный регистр сдвига, выходы разрядов которого подключены к входам дешифратора нулевого состояния и-разрядного регистра сдвига, дешифратора сигнала окончания передачи сигнала побитовой синхронизации, дешифратора сигнала окончания основного рекуррентного цикла и сумматора по модулю два, выход которого подключен к D-входу первого разряда п-разрядного регистра сдвига, С-вход которого объединен с тактовым С-входом D-триггера и тактовым входом устройства, а также

30 первый, второй, третий и четвертый элементы И, первый и второй элементы

ИЛИ, RS-триггер управления передачей и RS-триггер переключения сигналов начальной синхронизации, 3-вход которого является входом . Пуск" устройства, а прямой выход RS-триггера переключения сигналов начальной синхронизации подключен к первым входам второго и третьего элементов И, причем к второму входу третьего элемента И и R-вхо- 40 ду RS-триггера переключения сигналов начальной синхронизации подключен выход дешифратора сигнала окончания передачи сигнала побитовой синхронизации, а выходы дешифратора нулевого состояния п-разрядного регистра сдви-. га и дешифратора сигнала окончания основного рекуррентного цикла подключены соответственно к входу блока установки адресных условий и R-входу 50

RS-триггера управления передачей, инверсный выход которого подключен к первому входу четвертого элемента

И, к второму входу которого и первому входу первого элемента И подклю- 55 чен инверсный выход КБ-триггера переключения сигналов начальной синхронизации, при этом выход последнего разряда п-разрядного регистра сдвига подключен к второму входу первого элемента И, выход которого, а также выход второго элемента И через первый элемент ИЛИ подключены к D-входу D-триггера, прямой выход которого является выходом устройства, а инверсный выход D-триггера подключен к второму входу второго эле— мента И, причем выходы третьего и четвертого элементов И через второй элемент ИЛИ подключен к R-входу

D-триггера и К-входу г;разрядного регистра сдвига, о т л и ч а ю щ ее с я тем, что, с целью расширения функциональных возможностей путем обеспечения передачи сигналов цикловой синхронизации и окончания передачи, в него введены блок установки начальных условий дополнительного рекуррентного цикла, мультиплексор, RS-триггер переключения начальных условий рекуррентного цикла, делитель частоты, D-триггер окончания передачи сигналов синхронизации, пятый элемент И, третий элемент ИЛИ и дешифратор сигнала окончания дополнительного рекуррентного цикла, выход которого покдлючен к тактовому С-входу D-триггера, окончания передачи сигналов синхронизации, S-вход которого объединен с входом "Пуск устройства, S — входом RS-триггера переключения начальных условий рекуррентного цикла и первым входом третьего элемента

ИЛИ, выход которого подключен к Sвходу RS — триггера управления передачей, при этом вход блока установки начальных условий дополнительного рекуррентного цикла объединен с входом блока установки адресных условий, выходы которого, а также выходы блока установки начальных условий дополнительного рекуррентного цикла подключены к соответствующим входам каналов мультиплексора, выходы каналов которого подключены к D-входам всех разрядов, кроме первого, и-разрядного регистра сдвига, выходы разрядов которого подключены к входам дешифратора сигнала окончания дополнительного рекуррентного цикла, а к входам управления мультиплексора подключены прямой и инверсный выходы

RS-триггера переключения начальных условий рекуррентного цикла, R — вход которого является входом "Конец передачи устройства, причем прямой выход

RS-триггера переключения начальных

Составитель Г,.Лерантович

Техред Л.Олейник Корректор В.Бутяга

Редактор Л.Веселовская

Заказ 3615/57

Тираж 624 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская на6., д. 4/5

Производственно-полиграфическое предприятие, г,ужгород, ул.Проектная,4

9 1241 условий рекуррентного цихла подключен к 0-входу D-триггера окончания передачи сигналов синхронизации, выход которого поключен к дополнительному входу второго элемента ИЛИ и Е-входу делителя частоты, выход которого подключен к второму входу третьего эле508 10 мента ИЛИ, а к тактовому С-входу делителя частоты подключен выход пятого элемента И, первый и второй вход! которого объединены соответственно с тактовым входом устройства вторым входом второго элемента

ИЛИ.