Устройство для сопряжения датчиков с эвм

 

1. УСТРОЙСТВО ДЛЯ СОПР5ШЕНИЯ ДАТЧИКОВ С ЭВМ, содержащее формирователи сигналов прерывания, шифратор , элемент ИЛИ, первый регистр и дешифратор, выходы первого регистра соединены с информационными входами дешифратора, первые выходы формирователей сигналов прерывания соединены с входами элемента ИЛИ, вторые выходы - с входами шифратора, отличающееся тем, что, с целью упрощения и повьшения быстродействия устройства, в него введены блок связи.с каналом, блок контроля на четность, блок сдвиговых регистров и анализаторы сигналов , выходы групп блока сдвиговых регистров соединены с информационными входами первых групп соответствующих анализаторов сигналов, информационные входы вторых групп которых подключены к информационным выходам первой группы блока связи с каналом, информационные выходы второй группы соединены с информационными входами первого регистра , вход блока сдвиговых регистров является информационным входом устройства и соединен с входом блока контроля на четность, выход которого подключен к управляющим входам анализаторов сигналов,. синх|)овходы которых соединены с выходами дешифратора, а входы сброса - с первыми выходами соответству .ющих формирователей сигналов прерывания , информационные входы которых подключены к информационным выходам анализаторов сигналов, синхровходы являются первым синхровходом устройства, синхровыход блока связи с каналом подключен к синхровХоду дешифратора и является синхровыходом устройства, перS вый синхровход блока связи с каналом является вторым синхровходом устройства и соединен с синхровходом первого регистра, второй синхровход блока связи с каналом является тртьим синхровходом устройства, . третьи выходы и управляющие входы всех соседних формирователей сигналов прерьшания кроме управляющего кэ входа первого и третьего выхода поф следнего формирователей сигналов прерывания соответственно соединены, управляющий вход первого и третий выход последнего формирователей сигналов прерывания являются управляющим входом и первым управляющим выходом устройства соответственно, выходы шифратора подключены к управляющему и первому информационному входам блока связи с каналом, второй информационньо вход которого явлйется информационным входе устройства, выход элемента ИЛИ является управляюпщм выходом устройства. 2. Устройство по п. 1, о т л и чающееся тем, что анализа

„„SU„„. 112960

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

3.(SO С 06 F 3/04 списочник изовркткниЯ

И ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3542857/24-24 (22) 19.01.83 (46) 15.12.84. Бюл. Р 46 (72). В.В. Голицын, А.И. Нагайник и В.И. Шелякин (53) 681.326.34(088..8) (56) 1. Авторское свидетельство СССР

Ф 377759, кл. G 06 F 3/04, 1970.

2. Авторское свидетельство СССР

Ф 642702, кл. G 06 F 3/04, 1979 (прототип) . (54)(57) 1. УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ДАТЧИКОВ С ЭВМ, содержащее формирователи сигналов прерывания, шифратор, элемент ИЛИ, первый регистр и дешифратор, выходы первого регистра соединены с информационными входами дешифратора, первые выходы формирователей сигналов прерывания соединены с входами элемента ИЛИ, вторые выходы — с входами шифратора, отличающееся тем, что, с целью упрощения и повышения быстродействия устройства, в него введены блок связи.с каналом, блок контроля на четность, блок сдвиговых регистров и анализаторы сигналов, выходы групп блока сдвиговых регистров соединены с информационными входами первых групп соответствующих анализаторов сигналов, информационные входы вторых групп которых подключены к информационным выходам первой группы блока связи с каналом, информационные выходы второй группы соединены с информационными входами первого регистра, вход блока сдвиговых ре- гистров является информационным входом устройства и соединен с вхо1 дом блока контроля на четность, выход которого подключен к управляющим входам анализаторов сигналов,, синх1 овходы которых соединены с выходами дешифратора, а входы сброса — с первыми выходами соответству.ющих формирователей сигналов прерывания, информационные входы кото- . рых подключены к информационным выходам анализаторов сигналов, синхровходы являются первым синхровходом устройства, синхровыход блока связи с каналом подключен к синхровходу дешифратора и является синхровыходом устройства, первый синхровход блока связи с каналом является вторым синхровходом устройства и соединен с синхровходом первого регистра, второй синхровход блока связи с каналом является тртьим синхровходом устройства, третьи выходы и управляющие входы всех соседних формирователей сигна-. лов прерывания кроме управляющего входа первого и третьего выхода последнего формирователей сигналов прерывания соответственно соединены, управляющий вход первого и третий выход последнего формирователей сигналов прерывания являются управляющим входом-и первым управляющим выходом устройства соответственно, выходы шифратора подключены к управляющему и первому информационному входам блока связи с каналом, второй информационньй1 вход которого является информационным входом устройства, выход элемента ИЛИ является управляющим выходом устройства.

2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что анализа1129600

10 тор сигналов содержит элемент

ИСКЛЮЧАЮЩЕЕ ИЛИ, первый элемент И, второй регистр, первый и второй триггеры, мультиплексор входы данных мультиплексора, первого, второго триггеров и информационыые входы второго регистра являются информационными входами первой и второй групп анализатора соответственно, синхровходы первого, второго триггеров, второго регистра и вход сброса второго триггера являются соответствующими входами анализатора, выходы первого и второго триггеров соответственно соединены с первыми входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и первого элемента И, второй вход и выход которого являются управляющим входом и . выходом анализатора соответственно, выход второго регистра соединен с адресным входом мультиплексора, выход которого подключен ко второму входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с третьим входом первого элемента И.

3. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок связи с каналом содержит узел формирователей, наборное поле, второй элемент И, третий триггер и третий .элемент. И, управляющий и первый информационный входы узла формирователей являются управляющим и первым информационным входами блока, второй информационный. вход узла формирователей является вторым информационным входом блока, синхровход третьего триггера, первый вход третьего элемента И, выход третьего элемента И являются первым, вторым синхровходам и синхровыходом блока соответИзобретение относится к вычислительной технике и может быть применено для группового управления манипуляторами и монтажно-сборочным оборудованием в системах реального масштаба времени. в

Известно устройство для сопряжения, содержащее коммутатор, дешифратор адреса, счетчик адреса, рественно, выходы узла формирователей ,являются информационными выходами первой и второй групп блока и подключены через наборное поле к входам г второго элемента И, выход которого соединен с входом данных третьего триггера, выход которого подключен ко второму входу третьего элемента И.

4. Устройство по п. 1, о т л ич а ю щ е е с я тем, что формирователь сигналов прерывания содержит четвертый и пятый триггеры и четвертый и пятый элементы И, вход установки в "1" четвертого триггера является информационным входом формирователя, выход — является первым выходом формирователя и соединен с входом данных пятого триггера, синхровход которого является синхровходом формирователя, неинвертирующий и инвертирующий выходы пятого триггера соединены с первыми входами четвертого и пятого элементов И, вторые входы которых являются управляющим входом формирователя, а выходы — вторым и третьим выходами формирователя, выход четвертого элемента И соединен с входом сброса четвертого триггера.

5. Устройство по п. 1, о т л ич а Ы щ е е с я тем, что шифратор содержит с первого по четвертый элементы ИЛИ-HE и узел коммутационных элементов, выходы которого и выходы элементов ИЛИ-НЕ со второго по четвертый являются информационными выходами шифратора, выход первого элемента ИЛИ-НЕ является управляющим выходом шифратора, входы элементов ИЛИ-НЕ с первого по четвертый являются входами шифратора.

2 гистр, блок сравнения, блок управления и блок вывода информации. В устройстве осуществляется запоминание предыдущего состояния датчиков и сравнение его с текущим состоянием.

При изменении информации на выходе какого-либо датчика в устройство обработки данных выдается сигнал прерывания, инициирующий передачу в него информации от датчиков (1).

20 з 11296

Недостатки известнога устройства — малое быстродействие и сложность

Наиболее близким к изобретению по технической. сущности является устройство для сопряжения, содержащее формирователи сигналов прерывания, шифратор., элемент ИЛИ, первый регистр н дешифратор, выходы первого регистра соединены с информа-. ционными входами. дешифратора, первые выходы формирователей сигналов прерывания соединены с входами элемента ИЛИ, вторые выходы — с входами шифратора 2);

Недостатки этого устройства— сложность и малое быстродействие.

Целью изобретения, является упрощение устройства и повышение его быстродействия.

Указанная цель достигается тем, что в устройство для сопряжения датчиков с ЭВМ, содержащее формирователи сигналов прерйвания, шифратор,.

zaeMezY ИЛИ, первый регистр и дешифратор, выходы первого регистра соединены с информационными .входами дешифратора, первые выходы формирователей сигналов прерывания соединены с входами элемента ИЛИ, вторые . выходы — с входами шифратора, введены блок связи с каналом, блок конт-, роля на четность, блок сдвиговых регистров и анализаторы сигналов, .выходы групп блока сдвиговых регистров соединены с информационными вхо-.35 дами первых групп соответствующих анализаторов сигналов, информационные входы вторых групп которых подключены к информационным выходам первой группы блока связи с каналом, 40 информационные выходы второй группы соединены с информационными входами первого регистра, вход блока сдвиговых регистров является информационным входом устройства и соеди- 45 нен с входом блока контроля на четность, выход которого подключен к управляющим входам анализаторов сигналов, синхровходы которых соединены с выходами дешифратора, а 50 входы сброса — с первыми выходами соответствующих формирователей сигналов прерывания, информационные входы которых подключены к информационным выходам анализаторов сигна-; 55

> лов,. синхровходы являются первым синхровходом устройства, синхровыход блока связи с каналом подключен

00 4 к синхровходу дешифратора и является синхровходом устройства, первый синхровход блока .связи с каналом является вторым синхровходом устройства и соединен с синхровходом первого регистра, второй синхровход блока связи с каналом является третьим синхровходом устройства, третьи выходы и управляющие входы всех соседних формирователей сигналов прерывания кроме управляющего входа первого и третьего вьгхода по следнего формирователей сигналов прерывания соответственно соединены, управляющий вход первого и третий выход последнего формирователей сигналов прерывания являются управляющим входом и первым управляющим выходом устройства соответственно, выходы шифратора подключены к управляющему и первому информационному входам блока связи с каналом, вто рой информационный вход которого является информационным входом устройства, выход элемента ИЛИ является управляющим выходом устройства.

Анализатор сигналов содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый элемент И, второй регистр,.первый и второй триггеры, мультиплексор, входы данных мультиплексора, первого, второго триггеров и информационные входы второго регистра являются информационными входами первой и второй групп. анализатора соответственно, синхровходы первого и второго

Триггеров, второго регистра и вход сброса второго триггера являются соответствующими входами анализатора выходы первого и второго триггеров соответственно соединены с первыми входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и первого элемента И, второй вход и выход которого являются управляющим входом и выходом анализатора соответственно, выход второго регистра соединен с адресным входом мультиплексора, выход которого подключен ко второму входу элемента ИСКЛЮЧАЮ"

ЩЕЕ ИЛИ, выход которого соединен .с третьим входом первого. элемента И, Блок связи с каналом содержит узел формирователей, наборное поле, второй элемент И, третий триггер и третий элемент И, управляющий и первый информационный входы узла формирователей являются управляющим и первым информационным входами блока, второй информационный вход

$ 11 узла формирователей является вторым информационным входом блока, синхровход третьего триггера, первый вход третьего элемента И, выход третьего элемента И является первым, вторым синхровходами и -синхровыходом блока соответственно, выходы узла формирователей являются информационйыми выходами первой и второй групп бло.ка и подключены через наборное поле к входам второго элемента И, выход которого соединен с входом данных третьего триггера, выход которого подключен ко второму входу третьего элемента И.

Формирователь сигналов прерывания содержит четвертый и пятый триггеры и четвертый и пятый. элементы И, вход установки в "1" четвертого триггера является информационным входом формирователя, выход— является первым, выходом формирователя и,соединен с .входом данных пятого триггера„ синхровход которого является синхровходом формирователя, неинвертирующий и инвертирующий выходы пятого триггера сое-динены с первыми входами четвертого и пятого элементов И, вторые входы

I которых являются управляющим входом

1 формирователя, а выходы — вторым и третьим выходами формирователя, выход четвертого элемента И соединен с входом сброса четвертого триггера.

Шифратор содержит с первого по четвертый элементы ИЛИ-НЕ и узел коммутационных элементов, выходы которого и выходы элементов ИНИ-HE со второго.по четвертый являются информационными выходами шифратора, выход первого элемента ИЛИ-НЕ является управляющим выходом шифратора, входы элементов ИЛИ-НЕ с первого по четвертый являются входами шифратора.

На фиг. 1 представлена блок-схема предлагаемого устройства; на фиг. 2— принципиальная электрическая схема анализатора сигналов; на фиг. 3— блок связи с .каналом, на фиг. 4 формирователь сигналов прерывания; .на фиг. 5 — схема шифратора..

Устройство для сопряжения датчиков с ЭВМ содержит блок 1 связи, с каналом, канал 2 связи с ЭВМ, дешифратор 3 адресов, первый регистр 4, . дешифратор .5, информационный вход 6

"устройства, блок 7.контроля на чет-. ность, блок 8 сдвиговых .регистров, 29600 б сдвиговый регистр 9, анализатор 10 сигналов, формирователь 11 сигналов прерывания, линия 12 предоставления прерывания, элемент ИЛИ 13, линия

14 требования прерывания, шифратор

15, узел памяти 16, второй регистр

17, первый и второй триггеры 18, и 19, мультиплексор 20, первый элемент И 21, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ

22, узел 23 формирователей, наборное поле 24, второй элемент И 25, третий триггер 26, третий элемент

И 27, четвертый и пятый триггеры

28 и 29, четвертый и пятый элементы

И 30, 3 1, с первого по четвертый элементы ИЛИ-НЕ 32-35, узел коммутационных элементов 36.

Устройство. работает следующим образом.

При включении напряжения питания в цепи "Общий сброс" канала 2 выра- батывается импульсный сигнал, которым устанавливаются в нулевое состояние триггеры 19 во всех анализато..рах 10, а также триггеры 28 и 29 во всех формирователях 11 (цепь общего сброса не показана). В результате формирователи 11 устанавливаются в пассивное состояние.

При этом на первых входах элементов

И 31 установлен уровень логической

"1" и сигнал предоставления прерывания из канала 2 по линии 12 предоставения прерывания может передаваться для обслуживания других устройств, имеющих меньший приоритет относительно описываемого устройства. Кроме того, в пассивное состояние устанавливаются и анализаторы 10, так как прохождение сигналов через элемент И 21 заблокировано уровнем . логического "О", поступающего на его первый вход с выхода триггера 19, и устройство не реагирует на его первый вход с выхода триггера 19, и устройство не реагирует на информацию от датчиков, поступающую последовательным кодом с входа 6 в блок 8, построенный, например, на микросхемах К 155 HP 1, как стандартный сдвигающий регистр с параллельным съемом информации. Отсутствие сбоев в принимаемой информации проверяется блоком 7, в качестве которого может быть применена одна из, известных схем, например схема контроля па модулю "2" каждого байта принимаемой информации, или. схема контроля по модулю "4" всего

7 11296 принимаемого слова состояния датчиков. Блок 7 вырабатывает на своем выходе импульсный сигнал логической

"1" в промежутках между сеансами связи при условии, если в предшест5 вующем сеансе связи не зафиксирована ошибка.

Переход одного из анализаторов

10 в состояние ожидания осуществля-: ется следующим образом. В адресной части машинного цикла код адресаописываемого устройства из канала 2 поступает в канал В узла 23 и из канала С узла 23 передается на входы наборного поля 24 и входы регистра 4, в результате чего на входе триггера 26 устанавливается сигнал логической "1", а на входах регистра 4 устанавливается код обращения

l к одному из анализаторов 10.

При поступлении из канала 2 синхросигнала, отделяющего адресную часть машинного цикла от информационной части, в течение времени действия этого синхросигнала на первом входе элемента И 27 устанавливается сигнал логической "1", а на входах дешифратора 5 устанавливается. код обращения к выбранному анализатору 10. Пои поступлении на второй вход элемента И 27 сигнала синхроЗО низации вывода информации из канала .2, на его выходе сформируется импульс, поступающий на стробирующий вход дешифратора 5, в результате чего на одном из выходов дешифрято- 5 ра 5 в соответствии с кодом, поступившим от регистра 4, формируется сигнал, поступающий на стробирующий вход регистра выбранного анализатора 10, при этом в регистре 17 этого

40 блока запоминается код номера датчи-. ка в секции, который необходимо анализировать в данный отрезок времени, в триггере 19 запишется уровень сигнала, ожидаемого от этого датчика. 45

Триггер 19 устанавливается в единич 1 ное состояние, подготовив тем самым элемент И 21- к прохождению сигнала от элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 22 в формирователь. 11.

Аналогично независимо друг от друга могут быть активизированы остальные анализаторы 10, входящие в устройство.

После активизации анализатора 10 элемент И 21 оказывается подготовлейным для пропускания на выход анализатора 10 в моменты поступления

00 8 через второй управляющий вход анализатора 10 импульса от блока 7 сиг» нала логической "1" с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 22. Мультиплексор 20, в качестве которого применяется стандартный мультиплексор, например микросхема типа К 155 КП 7, передает на первый вход элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ 22 инвертированный сигнал от выбранного датчика. Сигнал логической "1" на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 22 появляется при совпадснии уровней сигналов выбранного датчика и выхода триггера 18 и, проходя через элемент И 21 на выход анализатора 10, осуществляет активизацию связанного с ним анализатора. При этдм триггер 28 устанавливается в единичное состояние, сигнал логической "1" с его выхода сбрасывает в нулевое состояние триггер 19, переводя тем самым в пассивное состояние анализатор 10..

Одновременно этот сигнал, проходя через элемент ИЛИ 13, формирует в канале 2 сигнал требования прерывания и иодготавливает к переключению триггер 29. Переключение триггера 29 в единичное состояние происходит при передаче от блока 1 на второй вход формирователя 11 очередного синхронизирующего имПульса канала 2, после чего формирователь

11 переходит в состояние ожидания сигнала по линии 12 предоставления прерывания, которым должна ответить

ЭВМ в ответ на сигнал в линии 14 требования прерывания. Если-прохождение сигнала по линии 12 предоставления прерывания не заблокировано устройствами, имеющими более высокий приоритет, или предыдущим формирователем 11 рассматриваемого устройства, то дальнейшее прохождение сигнала по линии 12 предоставления прерывания через элемент И 31 бло- кируется уровнем логического "0" на первом входе элемента И 31, приход сигнала предоставления прерывания вызывает появление сигнала с уровнем логической "1" на выходе элемента И 30. Этим сигналом сбрасывается в нулевОе состояние триггер

28, в результате чего подготавливается к сбросу в нулевое состояние триггер 29 и снимается сигнал с линии 14. требования прерывания. Кроме того, сигнал с выхода элемента

И 30 поступает на соответствующий

9 .11 вход шифратора 15 и инициирует формирование и передачу через узел

23 блока 1 в канал 2.кода вектора прерывания. Код вектора прерывания формируется из двух частей. Код в старших разрядах определяет группу векторов прерывания, формируемых устройством, и реализуется с помощью запаиваемых перемычек в узле 36.

Код в младших разрядах определяет формирователь 11, обратившийся к шифратору 15. На выходе логического элемента ИЛИ-HE 32 шифратора 15 формируется сигнал управления узлом

23, который коммутирует информацию кода вектора прерывания из канала

А в канал В. С выхода канала В узла

23 код вектора прерывания поступает в канал 2 и используется центральным процессором 3ВМ для включения соответствующей программы обслу29600 10 живания прерывания, вызванного требованием прерывания от изменения состояния выбранного датчика.

По сравнению с прототипом изоб5 ретение при его использовании в системах ЧПУ исключает непроизводительные затраты машинного времени на опрос датчиков и анализ причины прерывания, что особенно важно для

1р системы группового управления от

3ВМ.

Положительный эффект создается значительным сокращением аппаратурных затрат за счет исключения регистра памяти предыдущей информации

I и коммутатора, а также от существенного упрощения шифратора кода вектора прерывания при разделении регистра приема информации на секции, включающие по несколько разрядов.

1129600

1129600

Ф02. ñ

Составитель И.Алексеев

Техред С.Мигунова

Редактор М.Бандура

Корректор М.Леонтюк

Заказ 9453/38

Тираж.698 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5, Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4