Микропрограммное устройство управления

 

.МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее регистр команд, мультиплексор команд, блок управляющей цамяти, два исполнительных регистра, блок памяти микрокоманд , регистр микрокоманд, два мультиплексора разрядов микрокоманд, два дешифратора полей микрокоманд, блок синхронизации и блок формирования адреса микрокоманд, содержащий два мультиплексора, сумматор, регистр адреса и три элемента ИЛИ, причем информационный вход регистра команд является первым входом кода команды устройства, выход регистра команд соединен с первым информацион1ШМ входом мультиплексора команд, второй информационный вход которого является вторым входом кода команды устройства, первый и второй управ . лякхчие входы мультиплексора команд подключены соответственно к первому и второму входам первого дешифратора полей микрокоманд, выход мультиплексора команд соединен с адресным входом блока управляющей памяти, первый выход которого соединен с первым информационным входом первого мультиплексора, второй информационный вход которого соединен с первым информационным входом второго мультиплексора , с адресным входом блока памяти микрокоманд и с выходом регистра адреса, информационный вход которого соединен с выходом сумматора , первый и второй информационные входы которого соединены соответственно с выходами первого и второго .мультиплексоров, второй информационный вход последнего является входом кода логических условий устройства, первый и второй управляющие входы первого мультиплексора соединены соответственно с выходами первого и второго элементов ИЛИ блока формироСА 4 вания адреса микрокоманд, первый и второй управляющие входы второго ;о :о :л мультиплексора соединены соответственно с выходом третьего элемента ИЛИ блока формирования адреса микрокоманд и с первыми входами второго и третьего элементов ИЛИ блока формирования адреса микрокоманд и второго дешифратора полей микрокоманд, второй выход которого соединен с первым входом первого элемента ИЛИ блока формирования адреса микрокоманд , второй вход которого соединен с вторым входом третьего элемента ИЛИ блока формирования адреса микрокоманд и с третьим выходом второго

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11) 4(51) Г 06 F 9/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ART0PCH0MY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

I (21) 3591224/18-24 (22) 13.05.83 (46) 15. 01 . 85. Бюл. № 2 (72) В.А. Иванов, С.И. Каминский и В.В.Сыров (71) Ордена Ленина институт кибернетики им. В.M.Ãëóøêoâà (53) 681.325(088.8) . (56) 1. Хассон С. Микропрограммное управление. т. 1, 2. М» "Мир", 1974.

2. Кравцов Л.Я. Проектирование микропрограммных устройств управления. Л., "Энергия", 1976.

3. Авторское свидетельство СССР

¹ 387366, кл. Г Об F 9/22, 1973.

4. Патент ьРГ № 2204650, кл. С ОЬ F 9/22, 1977.

5. Патент СНА J) 3953833, кл. Г 06 F 9/22, 1980 (прототип). (54) (57) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее регистр команд, мультиплексор команд, блок управляющей памяти, два исполнительных регистра, блок памяти микрокоманд, регистр микрокоманд, два мультиплексора разрядов микрокоманд, два дешифратора полей микрокоманд, блок синхронизации и блок формирования адреса микрокоманд, содержащий два мультиплексора, сумматор, регистр адреса и три элемента HJIH причем информационный вход регистра команд является первым входом кода комары устройства, выход регистра команд соединен с первым информационным входом мультиплексора команд, второй информационный вход которого является вторым входом кода команды устройства, первый и второй управляющие входы мультиплексора команд подключены соответственно к первому и второму входам первого дешифратора полей микрокоманд, выход мультиплексора команд соединен с адресным входом блока управляющей памяти, пер. вый выход которого соединен с первым информационным входом первого мультиплексора, второй информационный вход которого соединен с первым информационным входом второго мультиплексора, с адресным входом блока памяти микрокоманд и с выходом регистра адреса, информационный вход которого соединен с выходом сумматора, первый и второй информационные Щ входы которого соединены соответственно с выходами первого и второго ,мультиплексоров, второй информацион ный вход последнего является входом кода логических условий устройства, первый и второй управляющие входы первого мультиплексора соединены соответственно с выходами первого и второго элементов ИЛИ блока формирования адреса микрокоманд, первый и второй управляющие входы второго мультиплексора соединены соответственно с выходом третьего элемента

HJIH блока формирования адреса микрокоманд и с первыми входами второго и третьего элементов ИЛИ блока формирования адреса микрокоманд и второ- го дешифратора полей микрокоманд, второй виход которого соединен с первым входом первого элемента ИЛИ блока формирования адреса микрокоманд, второй вход которого соединен с вторым входом третьего элемента

ИЛИ блока формирования адреса микрокоманд и с третьим выходом второго

1134935 дешифратора полей микрокоманд, четвертый выход которого соединен с вторым входом второго элемента ИЛИ блока формирования адреса микрокоманд, третий вход которого соединен с третьим входом первого элемента

ИЛИ блока формирования адреса микрокоманд и с пятым выходом второго дешифратора полей микрокоманд, остальные выходы которого являются управляющими выходами первой группы устройства, вход синхронизации регистра адреса соединен с первым выходом блока синхронизации, второй и третий выходы которого соединены соответственно с входами синхронизации блока памяти микрокоманд и регистра микрокоманд, группа информационных входов которого соединена с группой выходов блока памяти микрокоманд, первый и второй выходы поля микроопераций регистра микрокомаид соединены соответственно с первыми информационными входами первого и второго мультиплексоров. разрядов микрокоманд, вторые информационные входы которых соединены соответственно с выходами первого и второго исполнительных регистров, выходы первого и второго мультиплексоров разрядов микрокоманд соединены соответственно с входами первого и второго дешифраторов полей микрокоманд, группа выходов первого дешифратора полей микрокоманд является второй группой управляющих выходов устройств, о .т л и— ч а ю щ е е с я тем, что, с целью повышения быстродействия, оно дополнительно содержит элемент ИЛИ, два элемента 2И-ИЛИ, два мультиплексора полей микрокоманд и два элемента И, причем первый и второй входы элемента ИЛИ соединены соответственно с первым и вторым выходами первого дешифратора полей микрокоманд, выход элемента ИЛИ соединен с входом синхронизации блока управляющей памяти

Изобретение относится.к вычислительной технике и предназначено для построения микропрограммных устройств управления ЭВИ. и с первыми входами первого и второго элементов 2И-ИЛИ, вторые входы которых соединены с первым выходом блока синхронизации, третий вход первого элемента 2И-ИЛИ соединен с управляющим входом первого мультиплексора полей микрокоманд и с первым выходом поля управления регистра микрокоманд, второй выход поля управления которого соединен с третьим входом второго элемента 2И-ИЛИ и с. управляющим входом второго мультиплексора полей микрокоманд, первые информационные входы первого и второго мультиплексоров полей микрокоманд соединены с вторым выходом блока управляющей памяти, второй информационный вход первого мультиплексора полей микрокоманд соединен с входом первого элемента И и с первым выходом поля микроопераций регистра микрокоманд, второн информационный вход второго мультиплексора полей микрокоманд соединен с входом второго элемента И и с вторым выходом поля микроопераций регистра микрокоманд, выходы первого и второro мультиплексоров полей микрокоманд соединены соответственно с информационными входами первого и второго исполнительных регистров, входы записи которых соединены соответст-венно с информационными входами первого и второго исполнительных регистров, входы записи которых соединены соответственно с выходами первого и второго элементов 2И-ИЛИ, выходы первого и второго элементов И соединены с управляющими входами соответственно первого и второго мультиплексоров разрядов микрокоманд, стробирующие входы первого и второго дешифраторов полей микрокоманд соединены соответственно с третьим и четвертым выходами поля управления регистра микрокоманд.

Известны микропрограммные устройства управления, содержащие регист команд, память микрокомаид, регистр микроко манд,блок дешифрации и управления Яи(2).

Наиболее близким по технической сущности к предлагаемому является микропрограммное устройство управления, содердащее регистр команд, мультиплексор команд, блок управляющей памяти, два исполнительных регистра, блок памяти микрокоманд, регистр микрокоманд, два мультиплексо- 45 ра разрядов микрокоманд, два дешифратора полей микрокоманд, блок синхронизации и блок формирования адреса микрокоманд, содержащий два мультиплексора, сумматор, регистр адре- 50 са и три элемента ИЛИ, причем инфор- мационный вход регистра команд является первым входом кода команды устройства, выход регистра команд соединен с первым информационным 55 входом мультиплексора команд, второй информационный вход которого является вторым входом кода команды уст- °

3 11349

Недостатком указанных устройств является необходимость наличия в блоке памяти микрокоманд ветвей микрокоманд, различающихся некоторыми полями в цепочках однотипных микропрограмм. Этот недостаток устраняется в устройствах, в которых поля микрокоманд могут изменяться.

Известно устройство микропрограммного управления, содержащее кроме перечисленных блоков регистр модификации и регистр режима работы, в котором модификация регистра микрокоманд осуществляется содержимым предварительно установленнбго регист- 15 ра модификации под управлением регистра режима и дешифратора модификации f3) .

Недостатки этого устройства — избыточность. регистра микрокоманд, низкое быстродействие и отсутствие воз.можности произвольной модификации микрокоманды.

Известно также микропрограммное

;усТроАсТВо управления, .содержащее 25 два блока памяти микрокоманд, первый иэ которых хранит основную микропрограмму и,маску управления, а второй — специфичную управляющую информацию, причем микрокоманды основной

30 микропрограммы модифицируются специфичной управляющей информацией

1 под управлением маски.

К недостаткам этого устройства относятся большой объем памяти микрокоманд и отсутствие возможности произвольной модификации микрокоманды.

35 4 ройства, первый и второй управляющие входы мультиплексора команд подключены соответственно к первому.и второму выходам первого дешифратора полей микрокоманд, выход мультиплексора команд соединен с апресным входом блока управляющей памяти, первый выход которого соединен с первым информационным входом первого мультиплексора, второй информационный вход которого соединен с первым информационным входом второго мультиплексора, с адресным входом блока памяти микрокоманд и с выходом регистра адреса, информационный вход которого соединен с выходом сумматора, первый и второй информационные входы которого соединены соответственно с выходами первого и второго мультиплексора, второй информационный вход которого является входом кода логических условий устройства, первый и второй управляющие входы первого мультиплексора соединены соответственно с выходами первого и второго элементов ИЛИ блока формирования адреса микрокоманд, первый и второй управляющие входы второго мультиплексора соединены соответственно с выходом третьего элемента

ИЛИ блока формирования адреса микрокоманд и с первыми входами второго и третьего элементов ИЛИ блока формирования адреса микрокоманд и второго дешифратора полей микрокоманд, второй выход .которого соединен с первым входом первого элемента ИЛИ блока формирования адреса микрокоманд, второй вход которого соединен с вторым входом третьего элемента

ИЛИ блока формирования адреса микрокоманд и с третьим выходом второго дешифратора полей микрокоманд, четвертый выход которого соединен с вторым входом второго элемента ИЛИ блока формирования адреса микрокоманд, третий вход которого соединен с третьим входом первого элемента

ИЛИ, блока формирования адреса микрокоманд и с пятым выходом второго дешифратора полей мнкрокоманд, остальные выходы которого являются управляющими выходами первой группы устройства, вход синхронизации регистра адреса соединен с первым выходом блока синхронизации, второй и третий выходы которого соединены соответственно с входами синхрониза1134935 ции блока памяти микрокоманд и регистра микрокоманд, группа инАормационньи входов которого соединена с группой вьиодов блока памяти микрокоманд, первый и второй выходы поля микроопераций регистра микрокоманд соединены соответственно с первыми информационными входами первого и второго мультиплексоров разрядов микрокоманд, вторые информационные входы которых соединены соответственно с выходами первого и второго исполнительных регистров, выходы первого и второго мультиплексоров разрядов микрокоманд соединены соответствен15 но с входами первого и второго дешиАраторов полей микрокоманд, группа выходов первого дешифратора полей микрокоманд является второй группой управляющих выходов устройства (5) .

Недостаток указанного устройства — малое быстродействие, обусловленное избыточностью циклов обращения к памяти.микрокоманд в процессе функционирования.

Целью изобретения является повышение быстродействия. указанная цель достигается тем, что в микропрограммное устройство управления, содержащее регистр ко30 манд, мультиплексор команд, блок управляющей памяти, два исполнительньи регистра, блок памяти микрокоманд, регистр микрокоманд, два мультиплексора разрядов микрокоманд, 35 два дешиАратора полей микрокоманд, блок синхронизации и блок формирования адреса микрокоманд, содержащий два мультиплексора, сумматор, регистр адреса и три элемента ИЛИ„ причем информационный вход регистра команд является первым входом кода команды устройства, выход регистра команд соединен с первым инАормационным входом мультиплексора команд, второй информационный вход которого является вторым входом кода команды устройства, первый и второй управляющие входы мультиплексора команд подключены соответственно к первому И и второму входам первого дешифратора полей микрокоманд, вьиод мультиплексора команд соединен с адресным входом блока управляющей памяти, первый выход которого соединен с первым 5- информационным входом первого мультиплексора, второй информационный вход которого соединен с первым информационным входом второго мультиплексора, с адресным входом блока памяти микрокоманд и с выходом регистра адреса, информационный вход которого соединен с выходом сумматора, первый и второй информационные входы которого соединены соответственно с выходами первого и второго мультиплексоров, второй инАормационный вход последнего является входом, кода логических условий устройства, первый и второй управляющие входы первого мультиплексора соединены соответственно с выходами первого и второго элементов ИЛИ блока формирования адреса микрокоманд, первый и второй управляющие входы второго мультиплексора соединены соответственно с выходом третьего элемента

ИЛИ блока формирования адреса микрокоманд и с первыми входами второго и третьего элементов ИЛИ блока Аормирования адреса микрокоманд и второго дешнфратора полей микрокоманд, второй вьиод которого соединен с первым входом первого элемента ИЛИ блока формирования адреса мнкрокоманд, второй вход которого соединен с вторым входом третьего элемента

ИЛИ блока Аормировання адреса микро команд и с третьим выходом второго дешиАратора нолей микрокоманд, четвертый выход которого соединен с вторым входом второго элемента ИЛИ блока Аормирования адреса микрокоманд, .третий вход которого соединен с третьим входом первого элемента

ИЛИ блока Аормирования адреса микрокоманд и с пятым выходом второго дешиАратора полей микрокоманд, остальные выходы которого являются управляющими выходами первой группы устройства, вход синхронизации регистра адреса соединен с первым выходом блока синхронизации, второй и третий выходы которого соединены соответственно с входами синхронизации блока памяти микрокоманд и регистра микрокоманд, группа информационных входов которого .соединена с группой выходов блока памяти микрокоманд, первый и второй выходы поля микроопераций регистра микрокоманд соединены соответственно с первыми информационными входами первого и второго мультиплексоров разрядов мик рокоманд, вторые ияАормационные входы которых соединены соответственно

1134935 8 с выходами:первого и второго исполнительных регистров, выходы первого и второго мультиплексоров разрядов микрокоманд соединены соответственно с входами первого и второго дешиАраторов полей микрокоманд, группа выходов первого дешифратора полей микрокоманд является второй группой управляющих выходов устройства, введены элемент ИЛИ, два элемента 2И- fp

ИЛИ, два мультиплексора полей микрокоманд и два элемента И, причем первый и второй входы элемента ИЛИ соединены соответственно с первым и вторым выходами первого деииАратора полей мнкрокоманд, выход элемента

ИЛИ соединен с входом синхронизации .блока управляющей памяти и с первыми входами первого и второго элементов 2И-ИЛИ, вторые входы которых соединены с первым выходом блока синхронизации, третий вход первого элемента 2И-ИЛИ соединен с управляющим входом первого мультиплексора полей микрокоманд и с первым выходом 2S блока управления регистра микрокоманд, второй выход поля управления которого соединен с третьим входом второго элемента 2И-ИЛИ и с управляющим входом второго мультиплексора полей микрокоманд, первые ННАор мационные входы первого и второго мультиплексоров полей микрокоманд соединены с вторым выходом блока управляющей памяти, второй инАорма35 ционный вход первого мультиплексора полей микрокоманд соединен с входом первого элемента И и с первым выходом поля микроопераций регистра микрокоманд, второй инАормационный 4р вход второго мультиплексора полей микрокоманд соединен с входом второго элемента И и с вторым выходом поля микроопераций регистра микрокоманц, выходы первого и второго муль- тинлексоров полей микрокоманд соединены соответственно с инАормационными входами первого и второго исполжютельных регистров, входы записи которых соединены соответственно с информационными входами первого и второго исполнительных регистров, входы записи которых соединены соответственно с выходами первого и второго элементов 2И-ИЛИ, выходы пер- 55 ваго и второго элементов И соединены с управляющими входами соответственно первого и второго мультиплексоров разрядов микрокоманд, стробирующие входы первого и второго дешиАраторов полей микрокоманд соединены соответственно с третьим и четвертым выходами поля управления регистра микрокоманд.

На Аиг. 1 изображена схема предложенного устройства; на фиг. 2— схема блока Аормирования адреса микрокоманд; на фиг. 3 — временные диаграммы сигналов, Аормируемых блоком синхронизации; на фиг. 4 — Аормат микрокоманд; на Аиг. 5 — Аормат информации на выходе блока управляющей памяти.

Устройство содержит регистр f команд, первый вход 2 кода команды, мультиплексор 3 команд, второй вход

4 кода команд, элемент ИЛИ 5, первый дешиАратор 6 полей микрокоманд, блок

7 управляющей памяти, первый элемент

2И-ИЛИ 8, второй элемент 2И-ИЛИ 9, блак 10 Аормирования адреса микроко-. манд, первый 11 и второй !2 мультиплексоры полей микрокоманд, вход 13 кода логических условий, второй дешиАратор 14 полей микрокоианд, первый выход 15 блока синхронизации, блок 16 синхронизации, блок 1? памяти микрокоманд, второй выход 18 блока синхронизации, регистр 19 микрокоманд, третий выход 20 блока синхронизации, первый 2! и второй 22 мультиплексоры разрядов микрокоманд, первый 23 и второй 24 элементы И, первый 25 и. второй 26 исполнительные регистры.

Блок 10 формирования адреса микро. команд содержит первый 27 и второй

28 мультиплексоры, сумматор 29, регистр адреса 30, первый 31 и второй 32 управляющие входы первого мультиплексора, первый 33 и второй

34 управляющие входы второго мультиплексора, первый 35, второй 36 и третий 37 элементы ИЛИ, входы 38-42 блока.

Формат микрокоманды содержит слЕ- дующие поля: поле 43 операционной части, поле 44 управления с инверсными выходами, поле управления 45 с прямыми выходами.

Формат информации на выходе блока управляющей памяти содержит .следующие поля: поля 46 и 47 кодов модификации полей 43 микрокоманды, папе

48 кода адреса для блока формирования адреса микрокоманд.

1134935

Предлагаемое устройство работает следующим образом.

Адрес микрокоманды, сформированный в блоке 10 формирования адреса микрокоманд во время С 1 (фиг. 3), 5 поступает на вход блока 17 памяти микрокоманд, считывается из него во время С 2 и заносится на регистр 19 микрокоманд во время С 3. Каждое поле текущей микрокоманды осуществляет управление соответствующим узлом ЭВИ в двух режимах — с модификацией поля микрокоманды содержимым исполнительного регистра и без модификации, в соответствии с содержимым поля регистра микрокоманд. Режим работы, т.е. направление, с которого на дешифраторы 6 и 14 заносится код микрооперации, определяется самими полями микрокоманды при по- 20 мощи блоков 23 и 24, мультиплексорами разрядов микрокоманд. При заполнении полей 43 и 44 микрокоманды кодом специальной микрооперации модификации, выделенной во множестве 25 кодов данного поля, элементы И 23 и 24 через мультиплексоры 21 и 22 разрядов микрокоманд подключают к входам дешифраторов 6 и 14 выходы соответствующего исполнительного щ регистра 25, 26. При заполнении полей 43 микрокоманды кодом любой другой мйкроонерации элементы 23 и 24 подключают через мультиплексоры 21 и 22 разрядов микрокоманд к входам дешифраторов 6 и 14 содержимое полей 43 регистра 19 микрокоманд. Единичные значения выходов полей 45 разрешают работу дешифраторов

6 и 14. При данной технической реа- 4> лйзации код модификации 11...11 предпочтителен. В свою очередь, код модификации, хранящийся иа,мсполнительных регистрах 25 и 26, может формироваться из содержимого соответствующего поля управляющей памяти 7 или из соответствующего поля регистра 19 микрокоманд. Управление занесением на исполнительные регистры 25 и 26 осуществляется элементами 2И-ИЛИ: единичные значения сиг.нала на выходе схемы ИЛИ 5 или инверсного сигнала с выходов полей 44 разрешают прохождение. фазы С 1 на управляющий вход исполнительных регистров 25 и 26.

Первый режим реализуется следующей последовательностью действий.

Управляющий разряд модифицируемого поля текущей микрокоманды должен быть равен единице ° В поле 43 микрокоманды выделены две микрооперации, определяющие обращение к управляющей памяти 7 и работу мультиплексора 3 команды. Управление мультиплексором

3 команд и обращением к управляющей памяти 7 осуществляется первыми двумя выходами дешифратора 6 и происходит во время C 3. При единичном значении на первом выходе дешифратора 6 к входу управляющей памяти 7 подключается информация, поступающая на вход мультиплексора 3 команд из регистра 1 команд. При единичном значении на втором выходе дешифратора 6 к входу управляющей памяти 7 подключается информация, поступающая на второй вход мультиплексора 3 с входа 4. Стробирование обращения к управляющей памяти 7 осуществляется единичным сигналом с выхода схемы

ИЛИ 5, объединяющей сигналы управления мультиплексором команд 3 по

ИЛИ.

Единичное значение сигнала на выходе схемы ИЛИ 5 разрешает прохождение фазы С1 через элементы 8 и

9 на входы синхронизации исполнительных регистров 25 и 26 и тем самым занесение поступившей на регистры 25 и 26 информации. Дальнейшее функционирование устройства проис,ходит описанным способом.

Второй режим формирует код моди- фикации из содержимого поля той микрокоманды, в которой это поле для управления узлами ЭВИ в данной микрокоманде не используется. В этом случае в микрокоманде код поля 44 состоит из единиц. Это разрешает подключение через мультиплексоры 11 и 12 полей микрокоманд к входам исполнительных регистров 25 и 26 данных из соответствующих полей 43 регистра микрокоманд 19. Данные, поступившие на входы мультиплексоров

11 и 12 полей микрокоманд из регистра 19 микрокоманд, согласно сигналу на управляющем входе подключаются к входу исполнительных регистров

25 и 26. Единичное значение полей

44 разрешает прохождение фазы С1 с элементов 8 и 9 на управляющие входы исполнительных регистров 25 и 26 и тем самым занесение данных из полей 43 регистра микрокоманд в испол-.

11 1134935 12 нительные регистры 25 и 26. Дальней- на первый управляющий вход мультишее функционирование устройства про- плексора 27 и разрешает подключение исходит описанным вьппе способом. к первому входу сумматора 29 данных, Формирование адреса микрокоманд поступивших на первый вход мультиосуществляется следующим образом. 5 плексора 27 с выхода регистра адреБлок 10 формирования адреса мик- са 30. На выходах 32-34 в это время рокоманд в соответствии с сигналами сигналы отсутствуют, что и вызывана его первых пяти управляющих вхо- ет реализацию функции РА + 1 на выдах, поступивших с дешифратора 14 ходе сумматора 29. При появлении во время С 3, формирует адрес микро- 1о сигнала на выходе дешифратора 14, команды согласно одному из следующих подключенного к входу 39 блока 10, способов: PA + -1, РА + КВ + 1, вырабатываются сигналы на выходах (PA Ч ИУ) + 1, ИУ + 1, (PA V КВ) + элементов ИЛИ 35 и 37, что вызывает

+ LP + 1, где PA — содержимое регист- реализацию функции РА + КВ + 1 на ра адреса 30, К †.код условий вет- 15 выходе сумматора 29. При появлении влений на входе 13„ ПУ вЂ” код с вы- сигнала на выходе дешифратора 14, .хода блока управляющей памяти 7, подключенного к входу 40 блока 10

В который используется для формирова- вырабатываются сигналы на выходах ния начального адреса микропрограм- элементов ИЛИ 35 и 36, что вызывает мы отработки команд. При блокиро- 20 реализацию функции (РА Ч ПУ) + 1 на ванном дешифраторе, т.е. отсутствии выходе сумматора 29. При появлении управляющих сигналов, на регистре сигнала на выходе дешифратора 14, адреса 30 формируется адрес микро- подключенного к входу 41 блока 10, команды, равный 1: Выход, подключен- вырабатывается сигнал на выходе ный к первому управляющему входу 31 25 элемента ИЛИ 36, что вызывает реалимультиплексора 27, разрешает подклю- зацию функции ИУ + 1 на выходе сум- . чение через него к первому входу матора 29. При появлении сигнала сумматора 29 данных с регистра адре- на выходе дешифратора 14, подключенса 30. Вьиод, подключенный к вто- ного к входу 42 блока 10, вырабатырому управляющему входу 32 мульти- zp вается сигнал на выходах элементов плексора 27, разрешает подключение 36 и 37, а также на управляющем через него к первому входу суммато- входе 40 мультиплексора 28, что и ра 29 данных с первого входа блока вызывает реализацию функции (PA Ч КВ)+.

10 формирования адреса микрокоманд, + ШУ + 1 на выходе сумматора 29. т.е. данных с выхода блока управля- > Данные с выхода сумматора 29 пос- ющей памяти 7. Выход, подключенный тупают на вход регистра адреса 30 к первому управляпхчему входу 33 муль под управлением синхросигнала типлексора 28, разрешает подключение через него к второму входу сум- Таким образом, если в известном матора 29 данных с регистра адреса . 4p устройстве для перехода в режим зане.

«30. Выход, подключенный к второму : сения в дешифратор информации из исуправляющему входу 34 мультиплексо- полнительного регистра и для перехора 29 разрешает подключение через да в режим занесения в дешифратор него к второму входу сумматора 29 микрокоманды из регистра микрокоманд данных с второго входа блока 10 фор- g необходима дополнительная команда мирования адреса микрокоманды, т.е. изменения состояния логической ячейкода условий ветвлений на. входе 13 ки, то в предлагаемом устройстве переключение режима занесения управ"

При появлении сигнала на выходе лякщих кодов в дешифратор осущестдешифратора 14, подключенного к уп- р вляется специальным кодом модификаравляющему входу блока 10 формирова- ции необходимого поля в текущей васк. .ния адреса микрокомандыи к входу 38 рокоманде, что увеличивает быстроблока 10> вырабатывается сигнал на действие предложенного устройства по выходе элемента ИЛИ 35.0н поступает сравнению с устройством-прототипом.

I134935

ll34935

С5 С8 С8 С1 СЛ

ЮМо. 8

Составитель Ю.Ланцов

Редактор N.ltèòêèíà ТехредС.Легеза Корректор Х.Лемчик

Заказ 10090/41 . ТиРаж 710 Подлисное

ВНИИПИ Государственно о комитета СССР по делам изобретений и открытий

1l3035, Москва, М-35, Раущская наб., д. 4/5

Филиал ППП "Патент", r. Ули ород, ул. Проектнал, 4