Устройство для контроля электрического монтажа

 

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЭЛЕКТРИЧЕСКОГО МОНТАЖА, содержащее блок индикации, формирователь тактовых импульсов, соединенный с входами тактирования первого формирователя одиночных импульсов и блока формирователей импульсов управления, четыре информационных входа которого связаны с соответствующими выходами клавиатуры, щинами адреса соединенной с информационными входами формирователя адресных сигналов и регистра адреса, а шинами вида проверки - с информационными входами первого буферного регистра, управляющими входами формирователь адресных сигналов , регистр адреса и первый буферный регистр подключены соответственно к первому, второму и третьему выходам блока формирователей импульсов управления, четвертым выходом соединенного с первым входом первого элемента ИЛИ узла формирования прерываний, состоящего из первого RS-триггера, второго элемента ИЛИ и первого элемента И, соединенного выходом с информационным входом первого формирователя одиночных импульсов и вторым входом элемента ИЛИ, выход которого подключен к R-входу первого триггера, 8 входом связанного с выходом второго элемента ИЛИ, который первым входом соединен с первым выходом узла анализа результата проверки, состоящего из блока элементов 2И-ИЛИ и первого блока сравнения , выход которого подключен к первому входу блока элементов 2И-ИЛИ, а первьш вход совместно с информационными входами коммутатора связан с входом устройства, второй вход первого блока сравнения соединен с вы (Л ходом формирователя эталонного числа, управляющим входом связанного с выс ходом первого буферного регистра, а информационным - с выходом формирователя адресных сигналов, являющегося выходом адреса управления устройства, 1с адресным входом коммутатора и первым входом второго блока сравнения, вторым входом соединенного с выходом DO регистра адреса, а выходом - с 00 00 первым входом первого элемента И, отличающееся тем, что, о с целью повышения достоверности ре-, зультатов контроля, в устройство введены узел измерения, состоящий из блока усилителей, компаратора и блока эталонных напряжений, преобразователь кода, узел формирования сигналов вида проверки, состоящий из третьего и четвертого элементов ИЛИ, формирователя импульсов сдвига, сдвигового регистра формирования вида проверки и первого блока элементов И,

СО103 СОВЕТСНИХ

СОЦИАЛИСТ ИЧЕСНИХ

РЕСПУБЛИН

„„ЯО„„

4(51) G 06 F 15/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3641072/24-24 (22) 21.07.83 (46) 07.02.85. Бюл. У 5 (72) А.Д. Бакакин, A.È. Бабаев, Ю.С. Исаев и В.А. Толчинский (53) 681.326.7(088.8) (56) 1. Авторское свидетельство СССР

Н - 598026, кл. G 01 R 31/02, 1975, 2. Авторское свидетельство СССР

Р 758174, кл. С 06 Р 15/46, 1978.

3. Гутников В.С. Интегральная электроника в измерительных приборах.

Л., "Энергия", ",974, с. 105- 110, рис. 58 (прототип) ° (54)(57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

ЭЛЕКТРИЧЕСКОГО МОНТАЖА, содержащее блок индикации, формирователь тактовых импульсов, соединенный с входами тактирования первого формирователя одиночных импульсов и блока формирователей импульсов управления, четыре информационных входа которого связаны с соответствующими выходами клавиатуры, шинами адреса соединенной с информационными входами формирователя адресных сигналов и регистра адреса, а шинами вида проверки— с информационными входами первого буферного регистра, управляющими входами формирователь адресных сигналов, регистр адреса и первый буферный регистр подключены соответственно к первому, второму и третьему выходам блока формирователей импульсов управления, четвертым выходом соединенного с первым входом первого элемента ИЛИ узла формирования прерываний, состоящего из первого

RS-триггера, второго элемента ИЛИ и первого элемента И, соединенного выходом с информационным входом первого формирователя одиночных импульсов и вторым входом элемента ИЛИ, выход которого подключен к R-входу первого триггера, S-входом связанного с выходом второго элемента ИЛИ, который первым входом соединен с первым выходом узла анализа результата проверки, состоящего из блока элементов 2И-ИЛИ и первого блока сравнения, выход которого подключен к первому входу блока элементов 2И-ИЛИ, а первый вход совместно с информационными входами коммутатора связан с входом устройства, второй вход пер- ч> вого блока сравнения соединен с выходом формирователя эталонного числа, управляющим входом связанного с вы- С ходом первого буферного регистра, а информационным — с выходом формирователя адресных сигналов, являющегося выходом адреса управления устройства, 1с адресным входом коммутатора и первым входом второго блока сравнения, вторым входом соединенного с выходом регистра адреса, а выходом — с . первым входом первого элемента И, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности ре-, зультатов контроля, в устройство введены узел измерения, состоящий из блока усилителей, компаратора и блока эталонных напряжений, преобразователь кода, узел формирования сигналов вида проверки, состоящий из третьего и четвертого элементов ИЛИ, формирователя импульсов сдвига, сдвигового регистра формирования вида проверки и первого блока элементов И, 1138809 узел подготовки вида проверки, состоящий из второго буферного регистра, второго блока элементов И, вто-. рого и третьего формирователей одиночных импульсов, сдвигового регистра формирования управляющих сигналов, второго эгРемента И и второго RS-триггера, узел формирования управляющих сигналов опроса, состоящий из блока элементов ИЛИ, третьего блока элементов И, сдвигового регистра опроса и третьего элемента И, блок задержки и пятый элемент ИЛИ, соединенный первым входом с выходом второго формирователя одиночных импульсов и управляющим входом второго буферного регистра, вторым входом — с выходом третьего формирователя одиночных импульсов и первым входом второго блока элементов И, третьими входами — с первой группой выходов блока элементов ИЛИ и информационными выходами устройства, четвертыми входами †с второй группой выходов блока элементов ИЛИ и управляющими входами коммутатора, а выходом — с управлякицим входом блока задержки, тактовый вход которого подключен к выходу формирователя тактовых импульсов, выход — к первым входам второго и третьего элементов И, а информационный вход — к выходам первого блока элементов И, подсоединенных к первым входам третьего блока элементов И, первьнм входам блока индикации, вторым входам второго блока эле-. ментов И и третьего элемента ИЛИ, первые входы первого блока элементов

И соединены с выходом первого буферного регистра, вторые входы — с выходами сдвигового регистра формирования вида проверки, выход последнего разряда которого связан с третьим входом первого элемента ИЛИ, а тактовый вход — с первым выходом формирователя тактовых импульсов, подключенного входом тактирования к выходу формирователя тактовых импульсов, а первым и вторым входами управления— к выходам третьего и четвертого элементов HJIH, первый вход четвертого

1элемента ИЛИ связан с четвертым выходом блока формирователей импульсов управления, а второй — с выходом первого формирователя одиночных импульсов, второй выход формирователя импульсов сдвига соединен с S-входом. второго RS-триггера, подключенного выходом к второму входу третьего элемента И, третий вход которого связан с выходом формирователя тактовых импульсов, а выход — с тактовым входом сдвигового регистра управляющих сигналов, соединенного первым и вторым выходами с управляющими входами второго и третьего формирователей одиночных импульсов, тактовые входы которого связаны с выходом формирователя тактовых импульсов, третий выход сдвигового регистра управления сигналов соединен с R-входом второго RS-триггера, четвертый выход— с вторым входом второго элемента ИЛИ, третий вход второго элемента И подключен к выходу формирования сигнала конца преобразования преобразователя кода, инфорМационные выходы которого соединены с вторыми входами блока индикации,,вход управления— с вторым выходом блока элементов

2И-ИЛИ, тактовый вход — с выходом формирователя тактовых импульсов, адресные входы — с выходами формирователя адресных сигналов, выход первого RS-триггера соединен с третьим входом третьего элемента И, подключенного выходом к тактовому входу сдвигового опроса, связанного выходами с вторыми входами третьего блока элементов И, а выходом последнего разряда — с вторым входом первого элемента И, выходы третьего блока элементов И соединены с входами блока элементов ИЛИ, третий выход которого связан с входом опроса блока элементов 2И-ИЛИ, четвертый выход— с четвертым входом первого элемента

ИЛИ, пятый выход — с тактовым входом формирователя адресных сигналов, второй вход блока элементов 2И-ИЛИ соединен с выходом компаратора, первым входом связанного с выходом блока усилителей, вторым входом — с первым выходом блока эталонных напряжений, управляющие входы блока усилителей и блока эталонных напряжений соединены с выходом второго буферного регистра, информационные входы блока усилителей подключены к выходам коммутатора, а второй выход блока эталонных напряжений — к выходу задания воздействий коммутатора.

1138809

Изобретение относится к автоматике и вычислительной технике, в частности к устройствам проверки к контроля целостности электрических цепей, измерения кх сопротивлений и проверки функционирования радиоэлементов, входящих в проверяемое электронное устройство.

Известно устройство для контроля цифровых блоков, которое содержит 10 блок ввода, блок управления, блок сравнения, блок индикации, коммутатор, блок памяти, пять регистров, дешифратор и задатчик нагрузки (1j .

Недостатком устройства является сложность структурного к схемного построения, требующего для реализации значительного количества оборудования и больших материальных затрат.

Известно также устройство для gp контроля монтажных соединений, содержащее последовательно соединенные блок управления, генератор импульсов, счетчик импульсов. дешифратор и коммутатор, выход которого подключен к входам блоков ввода и вывода программы, выходы которого соединены с входами блока управления, элементы неравнозначности, одни входы которых соединены с выходами блока вво-30 да программ, а выходы — с входами блока вывода программы j2) .

1 !

Недостатком данного устройства является невысокая надежность контроля, так как он осуществляется срав-З некием с эталоном, и ошибка по несравнению не анализируется качественно.

Наиболее близким по технической сущности к изобретению является устройство для проверки электрического монтажа, содержащее узел связи с контролируемым объектом, входы которого подключены к соответствующим выходам коммутатора к соответствующим информационным входам коммутатора опроса, адресный вход которого подключен к выходу счетчика точек и первым входам буферного регистра и узла ввода-вывода, адресный регистр, дешифратор, счетчик цепей, регистр количества точек, схемы сравнения, генератор импульсов, соединенный с узлом управления, который соединен со схемой сравнения, счетчиком точек, счетчиком цепей, адресным регистром и узлом ввода-вывода (3$

Недостатком известного устройства является невозможность проверки сопротивлений радиоэлементов, входящих в контролируемый блок. Так, например, наличие сопротивления в проверяемой цепи, составляющее десятки Ом, регистрируется как неисправность, т.е. обрыв цепи. Кроме того, отсутствует возможность осуществления проверки во включенном состоянии объекта, что необходимо, например, для проверки релейных блоков с нормальйо

1разомкнутыми контактами.

Указанные недостатки приводят к снижению достоверности проверки электрического монтажа, увеличению времени процесса проверки, так как известное устройство требует затраты на разработку, изготовление рабочих . программ, что экономически не выгодно при организации проверки монтажа узлов с малоемким монтажом и малой серии изготовления.

Целью изобретения является повышение достоверности результатов контроля электрического монтажа за счет проверки контролируемого блока во включенном состоянии.

Указанная цель достигается тем, что в устройство для контроля электрического монтажа, содержащее блок индикации, формирователь тактовых импульсов, соединенный с входами тактирования первого формирователя. одиночных импульсов и блока формирователей импульсов управления, четыре информационных входа которого связаны с соответствующими выходами клавиатуры, шинами адреса соединенной с информационными входами формирователя адресных сигналов и регистра адреса, а шинами вида проверки— с информационными входами первого буферного регистра, управляющими входами формирователь адресных сигналов, регистр адреса и первый буферный регистр подключены соответственно к первому, второму и третьему выходам блока формирователей импульсов управления, четвертым выходом соединенного с первым входом первого элемента ИЛИ узла формирования прерываний, состоящего из первого RSтриггера, второго элемента ИЛИ и первого элемента И, соединенного выходом с информационным входом первого формирователя одиночных импульсов и вторым входом первого элемента ИЛИ, 3 1138 выход которого подключен к К-входу .первого триггера, S-входом связанного с выходом второго элемента ИЛИ, который первым входом соединен с первым выходом узла анализа результата проверки, состоящего из блока элементов 2И-ИЛИэи первого блока сравнения, выход которого подключен к первому входу блока элементов 2И-ИЛИ, а первый вход совместно с информационными 1р входами коммутатора связан с входом устройства, второй вход первого блока сравнения соединен с выходом формирователя эталонного числа, управляющим входом связанного с выходом первого буферного регистра, а информационным — с выходом формирователя адресных сигналов, являющегося выходом адреса управления устройства, с адресным входом коммутатора и га первым входом второго блока сравнения, вторым входом соединенного с выходом регистра адреса, а выходом— с первым, входом первого элемента И, введены узел измерения, состоящий из г5 блока усилителей, компаратора и блока эталонных напряжений, преобразователь кода, узел формирования сигналов вида проверки, состоящий из третьего и четвертого элементов ИЛИ, За формирователя импульсов сдвига, сдвчгового регистра формирования вида проверки и первого блока элементов И, узел подготовки вида проверки, состоящий из второго буферного регистра,З5 второго блока эпементов И, второго и третьего формирователей одиночных импульсов, сдвигового регистра формирования управляющих сигналов, второго элемента И и второго RS-тригге-, Аа ра, узел формирования сигналов опроса, состоящий из блока элементов ИЛИ, третьего блока элементов И, сдвигового регистра опроса и третьего элемента И, блок задержки и пятый элемент ИЛИ, соединенный первым входом с выходом второго формирователя одиночных импульсов и управляющим входом второго буферного регистра, вторым входом — с выходом третьего формирователя одиночных импульсов и первым входом второго блока элементов И, третьими входами — с первой гуппой выходов блока элементов ИЛИ и информационными выходами устройст- 55 ва, четвертыми входами - с второй группой выходов блока элементов ИЛИ и управляющими входами коммутатора, 809 4 а выходом — с управляющим входом блока задержки, тактовый вход которого подключен к выходу формирователя тактовых импульсов, выход — к первым входам второго и третьего элементов И, а информационный вход— к выходам первого блока элементов И, подсоединенных к первым входам третьего блока элементов И, первым входам блока индикации, вторым входам второго блока элементов И и третьего элемента ИЛИ, первые входы первого блока элементов И соединены с выходом первого буферного регистра, вторые входы — с выходами сдвигового регистра формирования вида проверки, выход последнего разряда которого связан с третьим входом первого элемента ИЛИ, а тактовый вход — с первым выходом формирователя чмпульсов сдвига, подключенного входом тактирования к выходу формирователя тактовых импульсов, а первым и вторым входами управления — к выходам третьего и четвертого элементов ИЛИ, первый вход четвертого элемента ИЛИ связан с четвертым выходом формирователя импульсов управления, а второй вход — с выходом первого формирователя одиночных импульсов, второй выход формирователя импульсов сдвига соединен с S-входом второго RS-триггера, подключенного выходом к второму входу третьего элемента И, третий вход которого связан с выходом Ьормирователя тактовых импульсов,. а выход — с тактовым входом сдвигового регистра управляющих сигналов, соединенного первым и вторым выходами с управляющими входами второго и третьего формирователей одиночных импульсов, тактовые входы которого связаны с выходом формирователя тактовых импульсов, третий выход сдвигового регистра управляющих сигналов соединен с R-входом второго Rs-триггера, четвертый выход — с вторым входом второго элемента ИЛИ, третий вход второго элемента И подключен к выходу формирования сигнала конца преобразования преобразователя кода, информационные выходы которого соединены с вторыми входами блока индикации, вход управления — с вторым выходом блока элементов 2И-ИЛИ, тактовый вход — с выходом формирователя тактовых импульсов, адресные входы— с выходами формирователя адресных

11388 сигналов, выход первого RS-триггера соединен с третьим входом третьего элемента И, подключенного выходом к тактовому входу сдвигового регистра опроса, связанного выходами с вторыми входами третьего блока элементов

И, а выходом последнего разряда — с вторым входом первого элемента И, выходы третьего блока элементов И соединены с входами блока элементов

ИЛИ, третий выход которого связан с входом опроса блока элементов 2И-ИЛИ, четвертый выход — с четвертым входом первого элемента ИЛИ, пятый выход— с тактовым входом формирователя !5 адресных сигналов, второй вход блока элементов 2И-ИЛИ вЂ” с выходом компаратора, первым входом связанного с выходом блока. усилителей, вторым входом — с первым выходом блока эталон- 20 ных напряжений, управляющие входы блока усилителей и блока этагонных напряжений соединены с выходом второго буферного регистра, информационные входы блока усилителей подключе— ны к выходам коммутатора, а второй выход блока эталонных напряжений— к входу задания воздействий коммутатора.

На фиг. 1 представлена схема уст- З0 ройства; на фиг. 2 — схема формирователя адресных сигналов; на фиг. 3— схема блоков сравнения; на фиг. 4— схема формирователя эталонных чисел; на фиг. 5 — схема коммутатора; на фиг. 6 — схема первого буферного регистра; на фиг. 7 — схема блока задержки; на фиг. 8 — схема блока анализа результатов проверки; на фиг.9— схема преобразователя кода; на 40 фиг. 10 — схема формирователя импульсов сдвига; на фиг. 11 и 12 — схема формирователя тактовых импульсов; на фиг. 13 — временная диаграмма работы формирователя тактовых им45 г.ульсов.

Предлагаемое устройство содержит (фиг. 1) формирователь 1 тактовых импульсов, клавиатуру 2, блок 3 формирователей импульсов управления, формирователь 4 адресных сигналов, блок 5 индикации, коммутатор 6, узел

7 измерения, который содержит блок 8 усилителей, компаратор 9 и блок 10 эталонных напряжений, узел 11 анализа результатов проверки, который содержит первый блок 12 сравнения и блок

13 элементов 2И-ИЛИ, формирователь

09 6

14 эталонного числа, первый буферный регистр 15; второй блок 16 сравнения, регистр 17 адреса, преобразователь 18 кода, узел 19 формирования сигналов вида проверки, который содержит формирователь 20 импульсов сдвига, первый блок 21 элементов И, сдвиговый регистр 22 формирования вида проверки, третий элемент ИЛИ 23 и четвертый элемент ИЛИ 24, первый формирователь 25 одиночных импульсов, узел 26 подготовки вида проверки, который содержит второй буферный регистр 27, блок 28 элементов И, второй 29 и третий 30 формирователи одиночных импульсов, сдвиговый регистр 31 формирования управляющих Сигналов, второй элемент И 32 и второй RS-триггер 33, узел 34 формирования сигналов опроса, который содержит блок

35 элементов ИЛИ, третий блок 36 элементов И, сдвиговый регистр 37 опроса, третий элемент 38 И, узел 39 прерывания, который содержит первый RS-триггер 40, первый 41 и второй 42 элементы ИЛИ и первый элемент И 43, блок 44 задержки, пятый элемент ИЛИ 45, первый выход 46, второй выход 47 и вход 48 устройства.

Формирователь 4 адресных сигналов (фиг. 2) содержит блок 49 элементов И, счетчик 50, регистр 51, блок 52 элементов ИЛИ, блоки 53-55 элементов И и триггер 56.

Первый 12 и второй 26 блоки сравнения (фиг. 3) состоят из элементов 57-59 сравнения и элемента

И 60.

Формирователь 14 эталонного числа (фиг. 4) содержит дешифратор 61, блок 62 элементов НЕ, блоки 63 и

64 элементов И и блок 65 элементов

ИЛИ.

Коммутатор 6 (фиг. 5) содержит регистр 66, дешифраторы 67 и 68, шину 69 источника питания, шины ?О и 71.

Первый буферный регистр 15 (фиг.б) содержит триггеры 72-74 и элементы

И 75-77.

Блок 44 задержки (фиг. 7) содер жит элементы И 78-80, счетчик 81, блок 82 элементов И, элемент ИЛИ 83, триггеры 84 и 85.

Узел 11 анализа результатов проверки (фиг. 8) содержит элементы

ИЛИ 86 и 87, элементы И 88-91, элементы НЕ 92 и 93 °

1138

Преобразователь 18 кода (фиг. 9) содержит элемент 94 задержки, блоки

95 и 96 элементов И, счетчики 97 и

98, триггеры 99 и 100, элементы И

101 †1 и формирователь 105 одиночных импульсов.

Формирователь 20 импульсов сдвига содержит (фиг. 10) триггеры 106 и

107 и элементы И 108-110.

Формирователи 25, 29 и 30 одиноч- 1р ных импульсов содержат (фиг. 11) триггеры 111 и 112 и элементы И 113 и 114.

Формирователь тактовых импульсов (фиг. 12) состоит из генератора 115 импульсов и сдвигающего регистра 116, который формирует четыре тактовых импульса Т1, Т2, ТЗ и Т4, Коммутатор б (фиг. 5) содержит также группу реле и группу соответствующих контактов °

Клавиатура 2 выполнена на переключателях, например, типа П2К (содержит группу переключателей для задания кода адреса по пятому выходу, груп- 25 пу переключателей для задания видов проверки по шестому выходу и группу переключателей для формирования одиночных импульсов с первого — четвертого выходов).

На фиг. 1-12 цепи источников питания элементов схемы устройства и цепи установки нулевого состояния элементов памяти (триггеров) условно не показаны.

На функциональных схемах устройст-.. ва связи с разветвлением рассчитаны на группу различных сигналов. Так, например, сигналы видов проверки, объединенные линией связи с выхопа блока 21, формируются различными . элементами, входящими в состав блока, содержащего количество цепей связи, соответствующих разрядности регистра 15.

Устройство работает следующим образом.

Виды проверок, начальный и конечный адрес то ек контролируемого объекта устанавливаются соответствую- 50 щими переключателями на клавиатуре 2 и вводятся в блоки устройства включением переключателей, которые управляют формированием импульсов по входам блока 3. 55

Импульсом с первого выхода блока 3 вводится начальный адрес проверки в формирователь 4. Импульсом

809 8 с второго выхода блока 3 в регистр 17 вводится адрес последней точки конт1ролируемого объекта. Импульсом с третьего выхода блока 3 в регистр 15 вводятся виды проверок, которым подлежит контролируемый объект. Каждый вид проверки условно характеризуется включением соответствующего триггера в регистре 15. Видами проверок в устройстве, например, могут быть проверки наличия цепи, проверка разобщенности цепей, измерение сопротивления цепи (резисторов, диодов и т.д,), причем смена диапазона измерения рассматривается как смена вида проверки.

Проверка контролируемого объекта может производиться по всем видам проверки и части из них. Переход к следующему заданному виду осуществляется автоматически по окончании проверки в последней точке контролируемого объекта, заданные виды проверок запоминаются включенными триггерами 72.-74 регистра 15. Сигнал одного триггера управляет только одним определенным видом проверки (на фиг. 6 условно показано только три разряда). !

Вид проверки формируется при одновременном поступлении сигналов на два входа соответствующих элементов И блока 21.

Регистр 22 обеспечивает продвижение единичного сигнала по разрядам в естественном, последовательном порядке, и единичный сигнал может присутствовать на выходе только одного разряда, а сигнал вида проверки может быть сформирован на выходе только одного из элементов И блока 21, на входах которого. будет совпадение единичных сигналов, поступающих с выходов регистра 15, Работа блоков устройства синхронизируется тактовыми импульсами, ко-. торые вырабатывает формирователь 1.

Для формирования импульсов сдвига в узле 19 формирования сигналов вида проверки используются все четыре тактовых импульса, которые поступают на первый вход формирователя 20.

Импульс сдвига формируется элементом И 109, который управляется по одному из входов сигналом триггера 107, а на второй вход элементов

И 109 поступает импульс такта Т1.

Триггер 107 выполнен по схеме типа

1138809 10

Одновременно с ра 107 в исходное по третьему такту мента И 110 через установкой тригге- 55 положение импульс

ТЗ с выхода элевторой выход форR-S S-вход его является вторым входом формирователя 20, подключенного к выходу элемента ИЛИ 24, первый вход которого подключен к четвертому выходу блока 3, а второй — к выходу формирователя 25.

При включении соответствующего переключателя кнопкой "Пуск" в клавиатуре 2 в блоке 3 формируется импульс, который с четвертого выхода через элемент ИЛИ 24 поступает на второй вход формирователя 20 и включает триггер 107, который дает сигнал разрешения на входы элементов И 108 и

109. 15

По первому такту Т1 на выходе элемента И 109 сформируется импульс, который поступит на вход регистра 22, и »а выходе его первого разряда установится сигнал, соответствующий 20 единичному уровню. Если вид проверки, которому соответствует первый разряд регистра 15, не задан, и его триггер установлен в нулевое (исходное) состояние, то первый эле- 25 мент И в блоке 21 импульса не формирует. При этом формирователь 20 вырабатывает импульсы и производит сдвиг единичного сигнала в регистре 22 до тех пор, пока на выходе блока 21 не 30 сформируется сигнал единичного уровня, соответствующий заданному виду проверки. Такой процесс рабогы сдвига длится до первого включенного триггера в регистре 15.

При появлении единичного сигнала на выходе блока 21 он поступает на вход элемента ИЛИ 23, выход которого подключен к третьему входу формирователя 20, и связанный с ним вто-40 рой вход элемента И 108. При этом с приходом импульса на его третий вход по второму такту Т2 включает— ся триггер 106, который дает разрешение прохождению третьего такта ТЗ 45 через элемент И 110, импульс с выхода которого устанавливает триггер 107 в исходное положение. Таким образом, процесс сдвига в регистре 22 прекращается, и на выходе блока 21 устанавливается сигнал заданного вида проверки. Триггер 106 устанавливает— ся в исходное положение импульсом по четвертому такту Т4. мирователя 20 поступает на первый вход триггера 33 узла 26, который осуществляет подключение блоков устройства, необходимых для выполнения процесса проверки контролируемого блока по заданному виду проверки.

Процесс подготовки осуществляется следующим образом.

Включенный триггер 33 выдает сигнал разрешения на второй вход элемента И 32, на третий вход которого поступает единичный уровень сигнала с выхода триггера 85 блока 44.

В исходном состоянии устройства триггер 85 установлен в положение, в котором на его выходе, являющемся выходом блока 44, установлен единичный уровень сигнала.

По такту Т1, который поступает с выхода формирователя 1 на первый вход элемента И 32, на его выходе формируется импульс, который поступает на вход четырехразрядного сдвигового регистра 31, первый выход которого управляет формирователем 29.

Импульс с выхода формирователя 29, поступающий на первый вход регистР ра 27, устанавливает триггеры, входящие в его,состав, р исходное состояние, и они отключают ранее включенные усилители блока 8 и блоки 10.

Одновременно импульс с выхода формирователя 29 поступает на первый вход элемента ИЛИ 45, с выхода которого импульс по второму входу .включает. блок 44. При этом триггер 85 переключается и на третьем входе элемента

И 32 устанавливается запрещающий сигнал, и тактовый импульс Т1 не формируется на его выходе.

Формирование задержки осуществляется следующим образом.

При поступлении импульса на второй вход блока 44 счетчик 81 устанавливается в нулевое состояние, и включается триггер 84, который дает разрешение на первые вводы элементов

И 78 и 79, на вторые входы которых поступают тактовые импульсы Т2 и ТЗ соответственно.

Элемент И 79 закрыт по третьему входу сигналом с выхода элемента

ИЛИ 83. Второй такт Т2 формирует импульс на выходе элемента И 78, который поступает на счетный вход счетчика 81, сигналы с выхода разрядов которого поступают на первые входы блока 82, на вторые входы которо1138809 12

После формирования временной задержки, вновь включается элемент

И 32, импульсы с выхода которого поступают на вход регистра 31, импульс с третьего выхода которого через первый вход элемента ИЛИ 42 включает триггер 40, а импульс с четвертого выхода регистра 31 устанавливает триггер 33 в исходное, нулевое состояние и запрещает формирование им- 55 пульсов элементом И 32. На этом подготовка устройства к работе по заданному виду проверки закончится.

ro подаются сигналы вида проверки.

Когда счетчик 81 установится в положение, при котором код на его выходе будет соответствовать времени, заданному включенным видом проверки по вторым входам блока 82, на .выходе его сформируется сигнал готовности и через элемент ИЛИ 83 даст разрешение на третий вход элемента И 79 для формирования импульса по третьему такту ТЗ, поступающему на его второй вход, при этом триггер 85 вернется в исходное состояние. Элемент И 80 по четвертому такту Т4 сформирует импульс, устанавливающнй триггер 84 в исходное положение, нри котором работа счетчика 81 запрещена. С выхода триггера 85 поступает разрешение на формирование импульса вторым элементом И 32, который переключит регистр 31 в следующее положение, при котором сигнал с его второго выхода включит Формирователь 30, импульс с выхода которого через блок 28 включит соответст— вующие триггеры регистра 27 и произведет коммутацию соответствующих входов и выходов в блоке 8 и в блоке

10> необходимых для BblnoTiHeHHH операций по данному виду проверки.

Одновременно импульс с выхода формирователя 30 поступает на второй вход элемента ИЛИ 45 и с его выхода обеспечивает формирование задержки управляющих сигналов в блоке 44. Формирование временных задержек при проведении подготовительных операций узлом 26 необходимо для того, чтобы избежать аварийных ситуаций в устройстве, которые могут возникнуть при переключении источников опорного напряжения в блоке 10 и установке на выходе устройства напряжений, несанкционированных данным видом проверки.

f5

ЗО

Включенный триггер 40 устанавливает сигнал разрешения на третьем входе элемента И 38, на втором входе которого присутствует сигнал разрешения с триггера 85 блока 44. С приходом импульса по такту Т1 происходит совпадение единичных уровней сигналов на его входах, элемент

И 38 вырабатывает импульс на вход регистра 37, выход последнего разряда которого служит для формирования сигнала перехода на элемент И 43 после выполнения последней операции в заданном виде проверки.

Импульсы с первых выходов регистра 37 поступают на первые входы блока 36, на второй вход которого поступают сигналы вида проверки с выхода блока 21.

При совпадении на входах блока 36 сигнала вида проверки и сигнала с выхода одного из разрядов регистра 37 на его выходе формируется сигнал, который поступает на вход блока 35.

Выход блока 36 представляет собой группы выходов элементов И, которые собраны по функциональным значениям и соединены с входами элементов ИЛИ, входящих в состав блока 35.

По первому выходу блока 35 формируются управляющие сигналы для управления контролируемым объектом, по второму выходу — сигналы, управ— ляющие коммутатором 6.

Выполнение операций по управляющим сигналам первого и второго выходов блока 35 требуют времени больше, чем время операции сдвига на один разряд регистра 37, поэтому сигналы этих выходов осуществляют включение блока 44 по третьему и четвертому входам элемента ИЛИ 45.

При включении задержки осуществляется запреч на формирование сдвигающего импульса по первому входу элемента If 38, что обеспечивает время для выполнения операций, заданных сигналами с первого и второго выходов блока 35. Четвертый выход блока

35 формирует сигнал прерывания работы устройства, дальнейший .ход работы которого зависит от результатов выполнения предыдущих операций. С третьего выхода блока 35 формируются сигнал опроса результата узлом 7 и сигнал опроса результата сравнения кодов блоком 12„ которые поступают на третий вход блока 13.

13 11388

По пятому выходу блока 35 формируются управляющие сигналы, которые поступают на третий вход формирователя 4, формирующие импульс адреса, импульсы переключения триггера 56, .который управляет блоками 53 и 55 при формировании адресных сигналов с выхода счетчика 50 или регистра 51, и сигнал перевода кода адреса из счетчика 50 через, блок 54 в ре- 10 гистр 51.

Прерывание работы устройства достигается за счет прекращения последующего формирования управляющих сигналов при переключении первого триггера 40 в узле 39, выход которого при этом имеет сигнал нулевого уровня и закрывает по третьему входу элемент И 38, обеспечивающий формирование сдвигающего импульса на вхо- 20 де регистра 37.

Прерывание формирования управляющих сигналов первым элементом ИЛИ 41 осуществляется в следующих случаях: по первому вхопу импульсом с четвертого выхода блока 3 при пуске устройства, когда еще не сформированы сигналы видов проверки, при этом устройство и контролируемый блок защищены от аварийных ситуаций;

30 по второму входу сигналом с выхода элемента И 43, когда на его входах происходит совпадение сигналов конечного адреса проверки с выхода блока 16 и сигнала с последнего раз35 ряда регистра 37, в этом случае формирователем 26 формируется сигнал, который через второй вход элемента

ИЛИ 24 включает формирователь 20 для формирования следующего вида провер, ки; по третьему входу элемента ИЛИ 41 формируется сигнал прерывания при поступлении сигнала с последнего разряда регистра 22, который сигнализирует конец проверки контролируемого объекта; по четвертому входу формируется сигнал прерывания с четвертого выхода блока 35 для выполнения операции сравнения.

Работа всех сдвиговых регистров устройства осуществляется в кольцевом режиме, при котором запись единицы в первый разряд производится сигналом с выхода последнего разряда. Начальная запись единицы в первый разряд из сдвиговых регистров

09 14 осуществляется сигналом начальной, нулевой установки, цепь которой на функциональных схемах условно не показана.

Формирование сигнала конечного адреса с выхода блока 16 достигается на основе сравнения равнозначных кодов адреса, одним из которых является текущий адрес проверки контролируемого объекта, поступающии на второй вход, и код адреса, который поступает на первый вход с выхода регистра 17, который заносится в него перед началом проверки контролируемого объекта н характеризует количество контролируемых точек.

Оценка правильности монтажа контролируемого объекта осуществляется измерением параметров выходных сигналов в контролируемой точке узлом 7 или сравнением кодов при помощи блока 12.

В первом случае выходные точки в контролируемом объекте последовательно подключаются к информационному входу усилителей блока 8 узла 7 при помощи коммутатора 6, адрес точки при этом задается формирователем 4.

Во втором случае все точки с установившимися на них низкими и высокими уровнями сигналов принимаются за код числа на выходе контролируемого объекта, поступающий на первый вход блока 12, на второй вход которого поступает код эталонного числа с выхода формирователя 14.

Основу формирователя 14 составляет дешифратор 61, сигналы с выхода которого в прямом и инверсном коде поступают через блоки 63 и 64 в блок 65, выход которого является выходом формирователя 14. Управление формированием эталонного числа осуществляется по второму входу формирователя 14 сигналами с выходов регистра 15. Сначала сигнал разрешения поступает на управляющий вход блока 64 с выхода триггера 72, который обеспечивает формирование эталонного числа в инверсном коде, а сигнал разрешения на формирование эталонного числа в прямом коде поступает от триггера 73 на управляющий вход блока 63.

Выход блока 12 подключен к первому входу блока 13 элементов 2И-ИЛИ, 1138809

16 второй вход которого подключен к выходу компаратора 9, который осуществляет сравнение уровней входных и эталонных напряжений, которые заданы блоком 10 по управляющим сигналам регистра 27, При сравнении равнозначных кодов, поступающих на первый и второй входы блока 12, или сравнении компаратором 9 сигналов с уровнем, соответствующим заданной норме, что является признаком отсутствия ошибки в монтаже контролируемого объекта, на первом или соответственно втором входах блока 13 будут сформированы сигналы, поступающие на первые входы элементов И 88 и 89, а также через элементы НЕ 92 и 93 на входы элементов

И 90 и 91, вторые входы которых стробированы импульсами соответст. вующих управляющих сигналой, посту1

20

45 пающих с третьего выхода блока 35 на третий вход блока 13.

При совпадении на входах элементов И 88 и 89 сигналов отсутствия ошибок монтажа с сигналами опроса сравнения кодов или сравнения напряжений, на их выходе будет сформирован сигнал, который через элемент

ИЛИ 86 поступает на второй вход элемента ИЛИ 42 и с его выхода переключает триггер 40, выключенный сигналом прерывания.

Если на входах блока 12 присутствуют коды различного значения или из меряемый входной сигнал не соответствует норме, то сигналы на первом или втором входах блока 13 отсутствуют. В этом случае формируется импульс одним из элементов И 90 или

91, так как их первые входы подключены к выходу блока 12 и к выходу компаратора 9 через элементы HE 92 и 93, инвертирующие входной сигнал.

Поэтому сформируется сигнал на выходе элемента ИЛИ 87, который является вторьм выходом блока 13, подключенным к второму входу преобразователя 18.

Преобразователь 18 осуществляет преобразование двоичного кода адреса, поступающего на его третий вход с выхода формирователя 4 в десятичный код, который с его первого выхода поступает на второй вход блока 5. 55

По окончании преобразования на втором выходе преобразователя 18 формируется сигнал на переключение триггера

40 через элемент ИЛИ 42 для продол4 жения работы, прекращенной сигналом прерывания.

Преобразование кода осуществляется следующим образом.

Сигнал ошибки, поступающий на второй вход преобразователя 18, включает триггер i00, который разрешает прохождение первого такта T.1 через элемент И 101 и второго такта

Т2 через элемент И 102. По первому такту Т1 счетчики 97 и 98 устанавливаются в нулевое состояние, а по второму такту Т2 через блок 96 в счетчик 98 вводится двоичный код адреса ошибки и включается триггер 99, который дает разрешение на первые входы элементов И 103 и 104. Тактовые импульсы ТЗ через элемент И 103 поступают на счетные входы счетчиков 97 и 98. Триггер 100 первым же импульсом такта Т3 устанавливается в исходное положение. По тактовым импульсам ТЗ производится запись в десятичный счетчик 97 и списывание "1" из двоичного счетчика 98. После обнуления счетчика 98 в счетчике 97 будет записано число в десятичном коде, соответствующее двоичному числу, записанному первоначально в счетчик 98. По сигналу обнуления счетчика 98 с приходом тактового импульса Т4 элемент И 104 формирует импульс на формирователь

105, который дает разрешение на вывод информации из счетчика 97 через блок 95 в блок 5, выдает сигнал на второй выход преобразователя 18 для продолжения работы и через элемент

94 сбрасывает триггер 99. Продолжение работы происходит при включении триггера 40; разрешающего прохождение тактовых импульсов через элемент И 38 на регистр 37.

Проверку контролируемого объекта осуществляют подключением контактов монтажа к входу 48 устройства. По выходу 46 устройства в контролируемой блок вводится управляющее воздействие, а по выходу 47 †код адреса контролируемой точки объекта.

Все контактное поле контролируемого объекта рассматривается как N-разрядное число, в котором единичный уровень сигнала будет только в разряде, представленном замкнутои группой контактов. Эталонный код числа поступает на второй вход блока 12

При наличии ошибки в монтаже контролируемого объекта код на его выходе не будет соответствовать эталонному

17 1138809 18 из формирователя 14. Последователь- коду, и адрес ошибки зафиксируется ным изменением кода адреса в устрой- в блоке 5.

1 стве на выходе 47 и сменой управляю- Таким образом, предлагаемое устщих сигналов на выходе 46 производит- ройство обеспечивает проверку изде.ся поочередное включение и выключе- лии с электрическим лект ическим монтажом в автоние реле в контролируемом объекте. .матическом режиме по жес о р р ежиме по жесткой програмОдновременно с изменением кода адре- ме, обладает высокой дос р остове ностью са происходит изменение эталонного позволяет производить из р ить изме ения элекчисла. трических параметров радиоэлементов, входящих в состав контролируемых изделий, при этом контроль состояния объекта осуществляется во включенном состоянии.

1138809

1 138809

1138809

1138809

1138809 щщИПИ Заказ 10б90/38

Тираж 710 Подписное

@ипил ППП "Пагенг" г, Ужгород. уд. Проектная, 4