Устройство для контроля логическихблоков

 

О Й И С А Н И Е (ii! SII267

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 01.03.78 (21) 2585709/18-24 с присоединением заявки № (51) !4,1 K. ç

6 06 F 11/30

G 06 F 15/46 (53) УДК 681.326.7 (088.8) по делам изобретений (43) Опубликовано 07.03.81. Бюллетень № 9 и открытий (45) Дата опубликования описания 07.03.81 (72) Автор изобретения

А. И. Федоров (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ БЛОКОВ

ГосУдарственный комитет (23) Приори гет

Изобретение относится к вычислительной технике, в частности к устройствам автоматического контроля логических блоков вычислительной техники.

Известно устройство для контроля логических блоков, работающее по принципу контроля функционирования блоков. Этот принцип состоит в том, что на входы контролируемых блоков подается последовательность входных наборов, а выходные значения сигналов сравниваются с эталонными наборами (1). Основным недостатком данного устройства является низкая степень автоматизации, отсутствие запоминающих устройств для входных и выходных наборов.

Известно устройство, содержащее блоки для хранения эталонных входных и выходных наборов, блок для сравнения и управляющий блок, позволяющий проводить автоматический контроль логических блоков (2). Однако при контроле интегральных схем с большой степенью интеграции и малым числом входов и выходов необходимо иметь тестовые последовательности большого объема, что требует для хранения входных и выходных наборов запоминающих устройств с большой емкостью памяти.

Наиболее близким техническим решением к изобретению является устройство для контроля логических блоков, содержащее блок сравнения, регистр входных наборов, коммутатор, две группы элементов И и блок управления, причем первый вход и выход блока сравнения соединены соответственно с первым выходом и входом блока управления, второй и третий выходы которого соединены соответственно с первыми входами обеих групп элементов И, а чет10 вертый выход подключен к первому входу коммутатора, другой вход которого подключен к выходу регистра входных наборов, входы которого соединены с выходами обеих групп элементов И, а вторые входы

15 блока сравнения и второй группы элементов И соединены вместе (3).

По сигналам блока управления коммутатор осуществляет соединение разрядов регистра входных наборов с определеннымп

20 входами контролируемого логического блока. Запись установочного тестового набора в регистр входных наборов осуществляется через первую группу элементов И по команде блока управления из блока для хране25 ния входных эталонных наборов. Выходной набор сигналов от контролируемого логического блока поступает на входы блока сравнения и в случае его правильности— на входы второй группы элементов И, с

30 выхода которой по команде блока управле811267 пия в следующем такте контроля правильным выходной набор может быть записан

i3 регистр входных наборов. Таким образом, используя наборы выходных игналов от контролируемого лопгчсского блока, на последующем такте контроля в рсгис-.ре входных наборов формируется необходимый входной набор. В блок сравпсп1гя вы«одной набор сравнивается с эталонным 1111оором, поступающим пз блока для «pBiic- 1О ния эталонных вы годны«наборов..В случае и., неравенства выдастся сигнал ошибки

« правляlощий блок.

В устройстве (2) сокращсш;с объема оборудовап11я достигается лишь за счет сокра- 15 щения емкости запоминающих устройств для храпения входнь:х эталонных наборов.

Емкость запоминающих устройств для: ранения выходных эталонных наборов велика. 0

Целью изобретения является сокращеш1е аппаратуры памяти устройства.

Достигается это тем, что в устройство для контроля логически.;. блоков, содсржаь1ее блок сравнения, первый вход и выход 25 которого соединены соответственно с первым выходом и входом блока управления, второй и третий выходы которого соединены соответственно с первыми входами первой и второй групп элсмс,r013 И, а четвер- 00 тый выход блока управления подключен к первому входу первого коммутатора, подсоединенного вторым 13ходол к выходу первого регистра, входы которого соединены с выходами первой и второй групп, элементов 35

И, а вторыс входы блока сравнения и второй группы элементов И подключены к входу устройства, введены задатчик эталонов, второй регистр, второй коммутатор и третья и четвертая группа элементов И, первые 40 входы которых соединены соответственно с пятым и шестым выходами блока управления, соединенного седьмым выходом с входом задатчика эталонов, выходы которого подключены к вторым входам первой и -!:3 третьей групп элементов И, вторыс входы четгертой группы элементов И соединены с входом устройства, а выходы третьей и четвертой групп элементов И через второй регистр подключены к первому входу вто- 50 рого коммутатора, соедине11ного вы«одом с третьим входом блока сравнения, а вторым входом — с восьмым выходом блока управления.

Структурная схема устройства представ- 55 лена на чертеже.

Устройство для контроля логических блоков содержит блок управления 1, первый коммутатор 2, первый регистр 3, первую группу 4 и вторую группу 5 элементов И, 00 задатчик эталонов 6, блок сравнения 7, второй коммутатор 8, второй регистр 9, третью группу 10 и четвертую группу 11 элементов И и контролируемый логический блок 12, 65

Устройство работает следующим образом.

l)0 0лока 1 коммутатор 2 осуществляет соедипсш;е разрядов регистра 3 с о ipcдслспцым11 входами блока 12. Установочный входной набор записывается в регистр 3 по ко1мапдс блока 1 из задатчика

6 через первую группу 4 B;Ielle»s 013 И, а усTBHOi3O IIII>IiI иь3ходп011 IIB00p — B регIICTp 9 через третью группу 10 элементов И. Образовавшийся на выхода«блока 12 набор выходных сип1алов поступает на входы блока 7 и входы второй 5 и четвертой групп . 1 элементов И. По сигналу блока 1 в блоке 7 происходит сравнение наборов выходных cill íBëîâ из блока 12 и эталонных выходных сигналов, спим аемых с определенных разрядов регистра 9 посредством коммутатора 8. В случае неравенства блок

7 выдает сипгал ошиоки в блок 1. Изменения в разрядах регистров 3 и 9 выполняются на каждом очередном такте контроля по командам блока 1.

Формирование выходных эталонных наборов происходит в регистре 9 через третью группу 10 элементов И из задатчика 6 или через четвертую гру1шу 11 элементов И из выходного паоора сигналов от блока 12, а выбор требуемого эталонного сигнала осуществляется коммутатором 8 по командам блока 1.

Выходной набор с блока 12 поступает на регистр 9 "îëüêî в том случае, когда он правилен и когда это предусмотрено программой блока 1.

Четвертая группа 1! элементов И служит для записи по команде блока .1 правильного выходного набора с блока 7, полученного в даги1ом такте, в регистр 9 в случаях, если в последующем такте данный выходной набор будет использоваться как эталоннь1й. !

1рсдлагге1мый подход формирования в«одных и выходных эталонных наборов, осуществляемый программно блоком управления позволит уменьшить объем памят11 запоминающих устройств для хранения эталонных наборов.

Формула изобретения

Устройство для контроля логических блоков, содержащее блок сравнения, первый

1;: од и выход которого соединены соответственно с первым выходом и входом блока управления, второй и третий выходы которого соединены соответственно с первыми входами первой и второй групп элементов И, а четвертый выход блока управления подключен к первому в«оду первого коммутатора, подсоединснпого вторым входом к выходу первого регистра, входы которого соединены с выходами первой и второй групп элементов И, а вторые входы блока сравнения и второй группы элементов И подключены к входу устройства, отличающееся тем, что, с целью упро811267

Составитель Н. Белинкова

Техред Т. Трушкина Корректоры: О. Силуянова и А. Галахова

Редактор Е. Гончар

Заказ 356/13 Изд. № 187 Тираж 749 Подписное

НПО «Поиск» Государственного комитета СССР по делам изобретений и открытий

1 13035, Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 щения устройства, в него введены задатчик эталонов, второй регистр, второй коммутатор и третья и четвертая группы элементов И, первые входы которых соединены соответственно с пятым и шестым выходами блока управления, соединенного седьмым выходом с входом задатчика эталонов, выходы которого подключены к вторым входам первой и третьей групп элементов И, вторые входы четвертой группы элементов И соединены с входом устройства, а выходы третьей и четвертой групп элементов И через второй регистр подключены к первому входу второго коммутатора, соединенного выходом с третьим входом блока сравнения, а вторым входом — с восьмым выходом блока управления.

5 Источники информации, принятые во внимание при экспертизе

1. Лвторское свидетельство СССР

¹ 447392, кл. G 06 F 15/46, 1973.

I0 2. Лвторское свидетельство СССР № 377738, кл. G 05 В 23/02, 1970.

3. Лвторское свидетельство СССР № 538370, кл. G 06 F 15/46, 1975 (прототип) .