Устройство для контроля неисправностей аппаратуры

 

(72) Автор изобретения

l0. Н. Зуев (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ НЕИСПРАВНОСТЕЙ

АППАРАТУРЫ

Изобретение относится к вычислительной технике и предназначено для контроля устройств обмена информацией.

Известно устройство для задания тестов, со-. держащее счетчик импульсов, установочные входы которого связаны с блоком задания начального ода, счетный вход — с выходом формировател импульсов, связанным со входом генератора импульсов. Сооветствующне разрядные выходы счетчика соединены со входами дешифратора, связанного с формирователем импульсов и входами блока элементов И, управляющие входы которого подключены к генератору импульсов, а выходы подключены ко входу преобразователя (1(.

Недостатком устройства является отсутствие устройств анализа отклика проверяемой аппаратуры на заданное воздействие.

Наиболее близким техническим решением к предлагаемому является устройство для диагностики неисправностей в логических схемах, содержащее тактовый генератор, счетчик, импульсов, выходы которого подключены к соответствующим входам проверяемой и эта2 лонной схем выходы которых связаны с бло. ком вычисления синдрома, подключенного к дешнфратору, на выходе которого стоят счетчики импульсов, подключенные к блоку идентификации неисправностей (2(.

Недостатками данного устройства являются необходимость применения эталонного блока и большие затраты времени, связанные с реализацией всех возможных входных комбинаций на входах проверяемого и эталонногоблоков.

Цель изобретения — повышение быстродействия устройства.

Поставленная цель достигается тем, что в устройство для контроля неисправностей аппаратуры, содержащее тактовый генератор, первый дешифратор, четыре счетчика импульсов,- блок сравнения, элемент ИЛИ, связанный выходом с входом первого счетчика импульсов, введены второй дешифратор, два коммутатора, два формирователя импульсов, буферный регистр, два элемента И, формирователь контрольных разрядов и наборное поле, подключенное выходами к входам формирователя контрольных раз966668 рядов, соединенного, выходами с первыми информационными входами блока сравнения и с ин4ормационными входами буферного регистра, подключенного управляющим входом к первому выходу первого дешнфратора, а выхода э ми — к информационным входам первого фор. мирователя импульсов и первого коммутатора, связанного управляющим входом с вторым выходом первого дешифратора. а выходами—, с информационными входами второго коммутатора и второго формирователя ймпульсов„ подключенного управляющим входом к третьему выходу первого дешифратора, а выходом — к первому входу элемента ИЗЩ, соединенного вторым входом с выходом перво- 1э го формирователя импульсов, подключенного, управляющим входом к, четвертому выходу, первого дешифратора, связанного пятым выходом с управляющим входом второго коммутатора, подключенного выходами к вто. 31 . рым информационным входам блока сравнения, соединенного выходами с первыми входами первого элемента И, связанного выходом с входом второго счетчика импульсов, а вторым входом — с выходом второго дещиф. 2э ратора, подключенного первыми входами к выходам первого счетчика импульсов, а. вторым входом — к управляющему входу форми. рователя контрольных разрядов и к первому выходу третьего счетчика импульсов, соединенного входом с первым выходом четвертого счетчика импульсов и с нарвым, входом первого дешифратора, а вшрым выходом— с первым входом второго элемента, И, подкшоченного вторым входом к выходу генератора тактовых импульсов,,а вьиодом — к

35 входу четвертого счетчика импульсов, .связанного вторыми выходами с вторыми входаьаи первого дешифратора.

Формирователь контрольных разрядов состоит иэ блока инверторов и блока сумма-, 40 тОрОв подключенного Входами к ВхОдам H выходам форыирователя контролвных разрядов, а выходами —,. к первьтМ входам блока инверторов,.связанного вторым входом и вы-.,ходами соответственно с управлянлцим входом и выходами формирователя контрольных разрядов.

На фиг. 1 приведена функциональная схема устройства; на фиг. 2 — функциональная схема формирователя контрольных разрядов.

Устройство содержит четвертьй счетчик 1 .импульсов, второй счетчик 2 импульсов, так/ товый генератор 3, контролируемое устройство 4, первый элемент И-5, блок 6 сравнения, первый и второй дешифраторы 7 и 8, третий и и первый счетчики 9 и 10 импульсов. второй элемент И 11, формирователь 12 контрольных разрядов, наборное поле 13, элемент

4 . WIN 14, буферный регистр 15, первый коммутатор 16, первый формирователь,17 импульсов, второй коммутатор 18, второй формирова-. тель 19 импульсов.

Формирователь контрольных разрядов содержит блок 20 инверторов, блок 21 сумматоров.

Устройство работает следующим образом.

Информация, набираемая на наборном поле 13, поступает на информационные входы формирователя 12 контрольных разрядов, :где в блоке. 21 сумматоров (по модулю 2) .йнформационное слово делится на байты, для какдого иэ которых формируется. свой конт;рольный разряд путем суммирования по iwpv- лю 2 всех разрядов данного байта. Полученные таким образом контрольные разряды поступают на в вды блока 20 инверторов, который устроен такйм образом, что контрольные раар, поступают на его выходы неиивертированными в случае, если:ш уаравлчющий вход Формирователя 12 постукют, внический нуль и инвер. тированныйи, если на управляюший вход формирователя . 12 аостуиает логическая единица.

В результате на. выходни формирователя 12 . контролях разрядов:фоумиууется информаци онный.код, состоящий из.иифорМациоиного слова н контрольных разрядов, нричем.лри наличии логической единицы иа улравляющем входе формирователя 12 контрольные разряды инвертируются, а при наличии логического нуля поступают иа выходы формирователя иеиивертироваи .ными. В йсходном сосояния счетчики цбнулены и второй.. (цнйфсиьй) выход третьего счетчика 9 находится в единичном состоянии. Вследствие. этогб тактовьм импульсы е выхода тактового хек@ритора 3 ироходят через второй элемент И И иа вход четвертого счетчика 1. В качестве четвертого счетчика используется коаьцевой эетырехразрядный счетчик, с выхода которого последовательность двоичных комбинаций поступает на вход первого;;дешифратора 7, иа вйкоде которого формируется программа проверки, выдаваемая в виде логических сигналов н» упраааяющие входы первого и второго коммутаторов 16 и 18, первого и второго формирователей 17 и 19 импульсов (по модулю..2) и буферного регистра .15 контролируемого регистра устройства 4. Информационные и контрольные разряды с выхода формирователя 12 контрольнйх разрядов

nocrynawr на вход канала выхода контролируемого устройства 4 и на первые информационные (эталонные) входы блока б сравнения.

Проверка. контролируемого устройства 4 осуществляется эа два цикла В течение каждого цикла четвертый счетчик 1 осуществляет сдвиг логической единицы из младшего разряда в старший. На протяжении первого цикла

5 966668 6 выходпервого разрядатретьегосчетчика9находит. ти контролируемого устройства на ийдикася в нулевом состоянии и информационный код с тор. В конце. второго цикла проверки иа ,неинвертированнымн контрольными раэрянами вход третьего счетчика 9 приходит второй с выхода формирователя 12 проходит через импульс с aepsoro выхода (старшего разряда) выходной (выход второго коммутатора 18) и S первого счетчика 1 и второй (инверсный) вывходной (выход регистра), каналы контролиру- ход второго разряда третьего счетчика 9 пеемого устройства 4 и поступает на вторые реходит в состояние логического нуля. При (контрольные ) информавионные входы блока этом прекращается поступление тактовых

6 сравнения, на выходах которого, в. случае импульсов на вход четвертого счетчика 1 и совпадения контрольных и соответствующих >0 -проверка завершается. эталонных разрядов, формируются логические Йредлагаемое устройство по сравнению.с единицы. При прохождении информационного известным позволяет за счет последовательно.:кода с неинвертированными контрольными . - ro включения входного и выходного каналов .разрядами через выходной и входной канали контролируемого устройства, дополнительного выходы исправных первого и szoporo форми- тЭ введения дешифрягора, счетчиков; схемы И, рователей 17 и 19 импульсов (по модулю 2), наборного поля, формирователя контрольных находятся в состоянии логического нуля;; разрядов реализовать двухцикловый програми поэтому первый счетчик Щ не изменяет мный контроль, значительно сокращающий вре"своего состояния. При этом на первые и вто- . мя проверки рой входы второго дешифратора.8 поступают 20 i логические нули. Второй дешифратор 8 организован так, что формирует на выходе логи- i Ф о р м у л а и з о б р е т е н и я ческую единицу в случае, есин на два его входа поступают логические единицы, à Иа . 1; Устройство для контроля неисправностей третий вход — логический:пуль ипи в случае, М аппаратуры, содержащее тактовый генератор, ecmi иа все три входа поступают логические первый дейтифрвтор, четыре. счетчаса импульсов, нули. При всех остальных входных комбииаци- .блок.сравнения э ИAИ. связанный Ьы-., ях второй депщфраиф 3 4юрмнрует íà выход. ходом с входом первого. счетчика импульсов, де логический иуяь. В случае ислравиоети о т л и ч а ю щ е е c,l «ем, что, с,целью; . контролируемого устройства аппаратуры в: в0 пЪ@ьппения быстродействия ycrpokcrsa, в него; конце первого цнкла иа входы первого злемпи- ... введены второй дешиФратор, два.коммутаяфа, та И 5 иостунают логическая единица с. выхо- два фофмироватеия имцульаов, буферный реда второго дешифратор@ 8 и логические вди- . гисф, диа элемента И,.формйроватепь контроль» личные импульсы.сравнения с блока 6 сравив- иых разрядов.и наборня иоле, включенное;

HBK u Ha oe BBBLow* формируется первый J3ors» 3I выходаьщ R входфьа формирояат@ля контрольческий импульс совпадения. Первый цикл за- иых фезрщ ои, соединенного выходами с пер-, М Ю старпюму разряду четвертого с етчика 1, sieeiy-: фериаго 1югистра, аадкяююиного улравляввцим пает на вход третьего счетчика 9, иа nepsoaa 40 входом к:первому выходу первого дешифрато ница. Второй цикл проверки отличается от - . пврвого формирователи «мпуиьащ. и первого первого тем, что через контролируемое, уст- . коммутатора, связанного упратщяящппя входоаа ройство 4 проход т информационный код с . c вторым «йхо@оь» itepsoro дайпивратора, а иыинвертированиимн контрольными разрядами. 40 ходами —..с ииформарвниьпии входами второ=- .

При этом первьш н второй формирователи го коммутатора и второго формирователя, 17 и 19 импульсов формируют по одному импульсов, иодключейного-. управпяюц пм sxo.; импульсу ошибки, которые через элемент ИЛИ . дом к третьему выходу первого дещифратора

14 поступают на вход первогО счетчика 10. а выходом — к первому входу элемента.ИЛИ, На первые входы первого дешнфратора 8 по„:,- соединенного вторым входпат с выходом sep-, 50 . ступают логические единипы, а на третий soro формирователя импульсов, подключенного вход — логический нуль. На выходе второго управляющям входом к четвертому выход пердешифратора 8 формируется логическая еди- вого дешифратора, связанного, пятым выходом шща и в случае неискажевного прохождения . с управляющим входом второго коммутатора.. информационного кода через контролируемое подключенного выходами к вторым ииформациустройство 4 на выходе первого элемента И олным входам блока сравнения, соединенного

5 формируется второй импульс совпадения. выходами с первыми входами первого злеменВторой счетчик 2, в случае прихода двух им- та И, связанного выходом. с входом второго. пульсов совпадения, выдает сигнал исправнос- .счичика импульсов, а вторым входом — с вы7 966668 8 ходом второго дешифратора, подключенного разрядов состоит нз блока инверторов и первыми входами к выходам первого счетчика блока сумматоров, подключенного входами к импульсов, а вторым входом — к управляю- входам и выходам формирователя контрольных щему входу Формирователя контрольных раз-, разрядов, а выходами — к первым входам рядов и к первому выходу третьего счетчика а блока инверторов, связанного вторым входом импульсов, соединенного. входом с первым вы- и выходами соответственно с унравлякйфщ ходом четвертого счетчика импульсов и с Пер- входом и выходами формирователя контрольвым входом первого депиввратора, а вторым ных разрядов. выходом — с первым входом второго элемента

И, иодключенного вторым входом к выходу . 10 Источники информации, геиаратоуа тактоимх импульсов, а выходом — принятые во внимание при экспертизе к входу .четвергегб счегппса импульсов, связанного вторыми выходами с вторыми входами =,-. =- 1. Авторское свидетельство СССР 8 611183, первого дешифратора.. кл. G 05 В 23/02,. 1978.

2. устройство по п. 1, о т л и ч а ю щ е - т5 .2. Авторское свидетельство СССР У 406197, е с я тем, что. формирователь контрольных кл. G 06 F 11 00, 1972 (прототип).

966668

Составитель Н. Горбунова

Техред Е.Харитончик

Редактор Н. Киштулинец

Корректор С. Шекмар

Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Заказ 7843/65 Тираж 914

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб.; д. 4/5