Устройство согласования уровней напряжения /его варианты/

 

I. Устройство согласования .уровней напряжения, содержащее два р-канапьных нагрузочных МДП-транзистора , затвор каждого из которых перекрестно подключеи к стоку противоположного транзистора, и два п-канальных переключающих МДП-транзистора , сток каждого из которых подключен к стоку соответствующего нагрузочного ЩЩ-траизистора и к соответствующему выходу устройства, исток первого переключающего МДПтранзистора подключен к входу yqT/ройства и к затвору второго прреключающего ЩЩ транзистора, исток /А которого подключен к общей шине, отличающееся тем, что, с целью повышения быстродействия и уменьшения потребляемой мощности, в него введены пять дополнительных МДИ-транзисторов, первый и второй дополнительные р-канальные МДП-транзисторы , соединенные параллельно, которые включены между шиной питания и затвором первого пере шючающего МДП-транзистора, а. их затворы соответственно подключены к первому выходу устройства и к затвору пе1 яого переключающего МДП-транзистора, истоки третьего и четвертого дополнительных р-канальных МДП-транзйс«о торов подключены к щине питания, стоки - к истокам соответствующих нагрузочных МДП-транзисторов, а затворы - к затворам соответст Ующих переключающих МДП-транзисторов, пятый дополнительный п-канальный МДП-транзистор включен между затвором первого переключающего Ц Ц1-транзистора и общей шиной, а его затвор &0 подключен к входу устройства. эо ;о 4

QOOS СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (!9) (I!) 4 А

4(51) Н 03 К 19 00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И (ЛНРЫТИЙ (21) 3649539/24-21, 3649510/24 21 (22) 10.10.83 (46) 07.02.85,Бюл. ¹ 5 (72) В.М.Арсеньев и А.В.Полянский (53) 621.374(088.8) (56) 1, Авторское свидетельство СССР № 513502, кл. Н 03 К 19/00, 1974.

2. Патент США № 3801831, кл. 307/251, 1974. (54) УСТРОЙСТВО СОГЛАСОВАНИЯ УРОВ-НЕЙ НАПРЯЖЕНИЯ(ЕГО ВАРИАНТЫ), (57) 1. Устройство согласования уровней напряжения, содержащее два р-канальных нагрузочных МДП-транзистора, затвор каждого из которых перекрестно подключен к стоку противоположного транзистора, и два п-канальных переключающих МДП-транзистора, сток каждого из которых подключен к стоку соответствующего нагрузочного МДП-транзистора и к соответствующему выходу устройства, исток первого переключающего МДП Э транзистора подключен к входу уст.ройства и к затвору второго переключающего МРП транзистора, исток которого подключен к общей шине, о т л и ч а ю щ е е с я тем, что, ( с целью повышения быстродействия и уменьшения потребляемой мощности, в него введены пять дополнительных

МДП-транзисторов, первый и второй дополнительные р-канальные МДП-транзисторы, соединенные параллельно, которые включены между шиной питания и затвором первого переключающего МДП-транзистора, а их затворы соответственно подключены к первому выходу устройства и к затвору перяого переключающего МДП-транзистора, истоки третьего и четвертого дополнительных р-канальных МДП-транзисторов подключены к шине питания, стоки — к истокам соответствующих нагрузочных МДП-транзисторов, а затворы — к затворам соответствующих переключающих МДП-транзисторов, пятый дополнительный и-канальный

МДП-транзистор включен между затвором первого переключающего МДП-транзистора и общей шиной, à его затвор подключен к входу устройства.

2.Устройство согласования уровней напряжения, содержащее два р-канальных нагрузочных МДП-транзистора, затвор каждого иэ которых перекрестно подключен к стоку противоположного транзистора, и два и-канальных переключающих МДП-транзистора, сток каждого из которых подключен к стоку соответствующего нагрузочного ИДП-транзистора и к соответствующему выходу устройства, а исток первого переключающего ИДП-транзистора подключен к входу устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия и уменьшения потребляемой мощности, в него введены пять дополнительных

ИДП-транзисторов, первый и второй дополнительные р-канальные МДП-транзисторы, соединенные параллельно, которые включены между шиной пита138940 ния и затвором первого переключающего 14ЩП-транзистора, а их затворы соответственно подключены к первому выходу устройства и к затвору первого переключающего МДП-транзистора, истоки третьего и четвертого дополнительных р-канальных ИДТ-транзисторов подключены к шине питания, стоки — к истокам соответствующих нагрузочных ИДП-транзисторов, а затворы — к затворам соответствующих переключающих МДП-транзисторов, пятый дополнительный и-канальннй

МДП-транзистор включен между затвором первого переключающего ИДП-транзистора и входом устройства, а его затвор подключен к затвору второго переключающего МДП-транзистора и к общей шине, исток второго переключающего МДП-транзистора подключен к входу устройства.

20

Изобретение относится к вычислительной технике и может быть использовано для построения устройств согласования логических уровней ТТЛсхем с КМОП-схемами, а также при переходе от логических уровней напряжений отрицательной полярности к напряжениям положительной полярности °

Известно устройство согласования уровней, содержащее переключающие и нагрузочные транзисторы с перекрестными связями, а также дополнительный инвертор для согласования с однофазным сигналом $13 .

Недостатками этого устройства являются низкое быстродействие и большая потребляемая мощность в режиме переключения, а также необходимость использования дополнительных инвертора и источника питания для согласования с уровнями входного сигнала.

Наиболее близким к изобретению по технической сущности является устройство согласования уровней напряжения, содержащее два р-канапьных нагрузочных МДП-транзистора, затвор каждого из которых перекрестно подключен к стоку противоположного транзистора, и два и-канальных переключающих МДП-транзистора, сток каждого из которых подключен к стоку соответствующего нагрузочного МДП-транзистора и к соответствующему выходу устройства, исток первого переключающего

МДП-транзистора подключен к входу устройства и к затвору второго переключающего МДП-транзистора, исток которого подключен к общей шине, истоки нагрузочных МДП.транзисторов подключены к первой шине питания, а затвор первого переключающего ИДП-транзистора — к второй шине питания f2) .

Недостатками известного устройства являются низкое быстродействие, большая потребляемая мощность, а также необходимость двух шин питания с различными напряжениями.

Цель изобретения — повышение быстродействия и уменьшение потребляемой мощности, Цель достигается тем, что согласно первому варианту в устройство

1138940 4 н45

55 согласования уровней напряжения, содержащее дв а р-канальных н агру зочных МДП-транзистора, затвор каждого из которых перекрестно подключен к стоку противоположного транзистора, и два и-канальных переключающих МДП-транзистора, сток каждого из которых подключен к стоку соответствующего нагрузочного

МДП-транзистора и к соответствующему выходу устройства, исток первого переключающего МДП-транзистора подключен к входу устройства и к затвору второго переключающего МДПтранзистора, исток которого подключен к общей шине, введены пять дополнительных МДП-транзисторов, первый и второй дополнительные р-канальные МДП-транзисторы, соединенные параллельно, которые включены между шиной питания и затвором первого переключающего МДП-транзистора, а их затворы соответственно подключены к первому выходу устройства и к затвору первого переключающего NgIIтранзистора, истоки третьего и четвертого дополнительных р-канальных

МДП-транзисторов подключены к шине питания, стоки — к истокам соответствующих нагрузочных МДП-транзисторов, а затворы — к затворам соответствующих переключающих МДП-транзисторов, пятый дополнительный и-канальный.МДП-транзистор включен между затвором первого переключающего МДП-транзистора и общей шиной, а его затвор подключен к входу устройства.

Согласно второму варианту в устройство согласования уровней напряжения, содержащее два. р-канальных нагрузочных МДП-транзистора, затвор каждого из которых перекрестно подключен к стоку противоположного тра зистора, и два и-канальных переключающих МДП-транзистора, сток каждого из которых подключен к стоку соответствующего нагрузочного МДПтранзистора и к соответствующему выходу устройства, а исток первого переключающего МДП-транзистора подключен к входу устройства, введены пять дополнительных МДП-транзисторов первый и второй дополнительные

S.

I р-канальные МДП-транзисторы, соединенные параллельно, которое включены между шиной питания и затвором первого переключающего МДП-тран

40 зистора, а их затворы, соответственно, подключены к первому выходу устройства и к затвору первого переключающего МДП-транзистора, истоки третьего и четвертого дополнительных р-канальных МДП-транзисторов подключены к шине питания, стоки— к истокам соответствующих нагрузочных МДП-транзисторов, а эатворы— к .затворам соответствующих переключающих МДП-транзисторов, пятый дополнительный и-канальный МДП-транзистор включен между затвором первого переключающего МДП-транзистора и входом устройства, à его затвор подключен к затвору второго переключающего МДП-транзистора и к общей шине, исток второго переключающего

МДП-транзистора подключен к входу устройства.

На фиг. представлена электричеакая принципиальная схема устройства согласования низких уровней напряжений положительной полярности с высокими уровнями положительной . полярности, например, ТТЛ-схем с

1ИОП-схемами (первый вариант); на фиг. 2 — электрическая принципиальная схема устройства согласования уровней напряжений отрицательной полярности с уровнями напряжений положительной полярности (второй вариант); на фиг. 3 и 4 . — электрические принципиальные схемы устройств согласования по первому и второму вариантам, соответственно в которых исключены третий и четвертый дополнительные р-канальные

МДП-транзисторы и истоки нагрузоч.ных МДП-транзисторов непосредственно подключены к шине питания.

В электрической схеме устройства согласования уровней напряжения (фиг. 1) затвор каждого иэ двух. р-канальных нагрузочных МДП-транзисторов 1 и 2 перекрестно подключен к стоку противоположного транзистора, сток каждого из двух иканальных переключающих МДП-транзисторов 3 и 4 подключен к стоку соответствующего (1 или 2) иагруэочного МДП-транзистора и к соответствующему (5 или 6) выходу устройства, Исток первого переключающего МДП-, транзистора 3 подключен к входу 7 устройства и к затвору второго переключающего МДП-транзистора 4, исток которого подключен к общей

38940

5 l! шине 8. Первый и второй дополнительные р-канальные МДП-транзисторы 9 и 10, соединенные параллельно, включены между шиной 11 питания и затвором первого переключающего МДП-транзистора 3, а их затворы соответственно подключены к первому выходу 5 и к затвору первого переключающего МДП-транзистора 3.

Истоки третьего и четвертого дополнительных р-канальных МДП-транзисторов 12 и 13 подключены к шине

ll питания, стоки - к истокам соответствующих (1 и 2) нагрузочных МДП-транзисторов, а затворык затворам соответствующих (3 и 4) переключающих МДП-транзисторов.

Пятый дополнительный и-канальный

МДП-транзистор !4 включен между затвором первого переключающего

МДП-транзистора 3 и общей шиной 8, а его затвор подключен к входу 7 устройства.

Пятый дополнительный и-канальный МДП-транзистор 14 (фиг. 2) включен между затвором первого переключающего МДП-транзистора 3 и входом

7 устройства, а еro затвор подключен к затвору второго переключающего и-канального МДП-транзистора 4 и к обшей шине 8.

Устройство по первому варианту работает следующим образом.

При входном напряжении высокого уровня переключающий транзистор

4 устанавливается в проводящее состояние и передает потенциал общей шины 8 на выход 6, одновременно устанавливая нагрузочный транзистор 1 в проводящее состояние, через который устанавливается высокий уровень напряжения на выходе 5.

При этом дополнительный транзистор

14 устанавливается в проводящее состояние и передает потенциал общей шины 8 к затворам дополнительного транзистора 12 и переключающего транзистора 3, устанавливая его в закры,тое состояние, а даполнительнь1й транзистор 12 — в проводящее состояние, При входном напряжении низкого уровня переключающий транзистор 4 закрывается, также закрывается дополнительный транзистор !4, при этом потенциал на затворе переключающего транзистора 3 стремится к потенциалу шины 1! питания и устанавлива5

55 ет переключающий транзистор 3 в про водящее состояние, на выходе 5 устанавливается низкий уровень напряжения, дополнительный нагруэочный транзистор 12 закрывается. На. выходе 6 устанавливается высокий уровень напряжения через нагрузочный транзистор 2 и дополнительный транзистор

13, находящиеся в проводящем состоянии. Кроме того, низкий потенциал поступающий с выхода 5 на затвор дополнительного транзистора 9 ускоряет повышение потенциапа на затворе переключающего транзистора 3.

Так как потенциал на затворе переключающего транзистора 3 стремится к максимальному положительному значению, то переключающий транзистор 3 устанавливается в проводящее состояние с минимальным сопротивлением. Таким образом, благодаря ускоряющей связи через дополнительный транзистор 9, снижается сопротивление открытого переключающего транзистора 3 в момент переключения и ускоряется процесс переключения сигнала на выходе 5. Кроме того, снижение сопротивления переключающего транзистора 3 ускоряет условия переключения устройства, так как при этом снижается суммарное сопротивление,. переключающей ветви, состоящей из сопротивления переключающего транзистора 3 и внутреннего сопротивления источника входного сигнала.

Управление дополнительными транзисторами 12 и 13 позволяет изменить сопротивление нагрузочных ветвей до начала переключения по цепям перекрестных связей, поэтому уменьшаются сквозные токи и мощность потребления в режиме переключения, а также повышается быстродействие.

Благодаря использованию управляемых дополнительных транзисторов !2 и 13 становится возможным увеличить крутизну транзисторов в нагрузочных ветвях и сделать ее соизмеряемой с крутизной переключающих транзисторов 3 и 4, что в свою очередь повышает быстродействие и выравнивает процесс переключения устройства из одного состояния в другое.

Дополнительный транзистор 10 предназначен для фиксации начального потенциала на затворах переключающего транзистора 3 и дополнительного транзистора l2.

1138940

Фиг. 2

Устройство по второму варйанту работает аналогичным образом, При входном напряжении отрицательной полярности высокого уровня (отрицательная логика) переключение устройства происходит через цепь переключающего транзистора 4.

При входном напряжении низкого уровня переключающий транзистор 4 и дополнительный транзистор 14 находятся в закрытом состоянии, При этом переключение устройства происходит через цепь переключающего транзистора 3, на затвор которого поступает потенциал шины 11 питания через дополнительный транзистор 10, а через дополнительный транзистор

9 ускоряется процесс установления этого потенциала, включение пере-. ключающего транзистора 3 и выключение дополнительного транзистора 12.

Таким образом, технико-экономический эффект заключается в повышении быстродействия к уменьшении потребляемой мощности благодаря введению положительной обратной связи на дополнительных транзисторах, а также благодаря введению дополнительных транзисторов, которые по15 зволяют уменьшить мощность потребления, ускорить процесс переключения и повысить надежность в работе, ! 138940

Составитель Л.Петрова

Техред А.Бабинец Корректор А.Обручар

Редактор А.Шандор

Филиал ППП "Патент", г, Ужгород, ул. Проектная, 4

Заказ I0706/45 Тираж 872 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5