Устройство для распределения частот в сети радиостанций

 

УСТРОЙСТВО ДЛЯ РАСПРЕДЕЛЕНИЯ ЧАСТОТ- В СЕТИ РАДИОСТАНЦИЙ, содержащее распределитель, выходы которого подключены к входам блока управления, который соединен с блоком памяти, отличающееся тем, что, с целъ.о повьпиения точности, в него введен основной элемент И, выход которого подключен к входу распределителя , при этом .блок памяти содержит блоки элементов ИЛИ, блоки элементов И и регистры, каждый из которых состоит из элементов памяти, элементов И и элементов РАВНОЗНАЧНОСТЬ, причем выходы элементов памяти подключены к первым входам одних элементов И, выходы .которых соединены с входами соответствующих блоков элементов ИЛИ, выходы которых Лтодключены к первым входам соответствующих элементов РАВНОЗНАЧНОСТЬ, вторые входы которых соединены с выходами одних элементов И, вторые входы которых являются управляющими входами блока памяти, стартовым входом которого являются первые входы блоков элементов И, вторые входы которых соединены с выходами соответствующих элементов РАВНОЗНАЧНОСТЬ и с входами других элементов И, при этом выходы блоков элементов И являются выходами блока памяти, а блок управления состоит из триггеров, двухвходовых элементов И, входных элементов И, элементов НЕТ, трехвходовых элементов И и элемента ИЛИ, входы которого соединены с выходами трехвходовых элементов И и с первыми входами одних двухвходовых элементов И, к вторым входам которых подключены выходы других двухвходовых элементов И, входы которых соединены с входами соответствующих трехвходовых элементов И (Л и с выходами соответствукицих триггеров , к входам которых подключены выходы входных элементов И, причем выходы распределителя соединены с первыми входами элементов НЕТ, выходы которых подключены к первым входам одних входных элементов И, и с пер ( выми входами других входных элементов И, вторые входы которых соединены с о ел вторыми входами соответствующих элементов НЕТ, выход элемента ИЛИ подключен к первому входу основного :о элемента И, второй и третий входы которого являются соответственно стартовым и тактовым входами устройства , при этом вторые входы элементов НЕТ и одних входных элементов И являются входами блока управления, выходами которого являются вы7:оды двухвходовых элементов И.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (l9) (11) 4рц Н 04 Е 13/14

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Н ABTOPCHOMV С8ИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTHA.(21) 3282545/24-09 (22) 22.04.81 (46) 15,02.85. Бюл. Р 6 (72) P.Ý.Ãóò (53) 621.396.66(088.8) (56) 1. Хлытчиев С.M. и др. Пути автоматизации радиоприемных центров.

-"Электросвязь", 1958, Ф 6, с. 30-34.

2. Авторское свидетельство .СССР

У 640443, кл. Н 04 Ь 13/14, 1976 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ РАСПРЕДЕЛЕНИЯ . ЧАСТОТ В СЕТИ РАДИОСТАНЦИЙ, содержащее распределитель, выходы которого подключены к входам блока управления, который соединен с блоком памяти, о т л и ч а ю щ е е с я тем, что, с цел -;о повышения точности, в него введен основной элемент И, выход которого подключен к входу распределителя, при этом .блок памяти содержит блоки элементов ИЛИ, блоки элементов

И и регистры, каждый из которых состоит из элементов памяти, элементов И и элементов РАВНОЗНАЧНОСТЬ, причем выходы элементов памяти подключены к первым входам одних элементов И, выходы которых соединены с входами соответствующих блоков элементов ИЛИ, выходы которых подключены к первым входам соответствующих элементов

"РАВНОЗНАЧНОСТЬ", вторые входы которых соединены с выходами одних элементов И, вторые входы которых являются управляющими входами блока памяти, стартовым входом которого являются первые входы блоков элементов И, вторые входы которых соединены с выходами соответствующих элементов

РАВНОЗНАЧНОСТЬ и с входами других элементов И при этом выходы блоков элементов И являются выходами блока памяти, а блок управления состоит из триггеров, двухвходовых элементов И, входных элементов И, элементов .НЕТ, трехвходовых элементов И и элемента

ИЛИ, входы которого соединены с выходами трехвходовых элементов И и с первыми входами одних двухвходо" вых элементов И, к вторым входам которых подключены выходы других двухвходовых элементов И, входы которых соединены с входами соответствующих трехвходовых элементов И и с выходами соответствующих триггеров, к входам которых подключены выходы входных элементов И, причем выходы распределителя соединены с первыми входами элементов НЕТ, выходы которых подключены к первым входам одних входных элементов И, и с первыми входами других входных элементов

„ И, вторые входы которых соединены с вторыми входами соответствующих элементов НЕТ, выход элемента ИЛИ подключен к первому входу основного ю, элемента И, второй и третий входы которого являются соответственно стартовым и тактовым входами устройства, при этом вторые входы элементов

НЕТ и одних входных элементов И являются входами блока управления, выходами которого являются выходы двухвходовых элементов И.

1140259

Изобретение относится к технике радиосвязи и может использоваться для распределения частот в сети радиостанций при построении систем связи с подвижными объектами. 5

Известно устройСтво для назначения рабочих частот,. содержащее блок памяти, выходы которого подключены к входам блока управления, выход которого соединен с первым входом блока 10 памяти Я .

Недостаток известного устройства заключается в низкой точности назначения частот при воздействии помех.

Наиболее близким к предлагаемому 15 по технической сущности и достигаемому результату является устройство для распределения частот в сети радиостанций, содержащее распределитель выходы которого подулючены к входам 20 блока управления,.который соединен с блоком памяти f2).

Однако это устройство имеет низкую точность.

25 Цель изобретения — повышение точности, Поставленная цель достигается тем, что в устройство для распределения частот в сети радиостанций, 30 содержащее распределитель, выходы которого подключены к входам блока управления, который соединен с блокбм памяти, введен основной элемент

И, выход которого подключен к входу распределителя, при этом блок памяти содержит блоки элементов ИЛИ, блоки элементов И и регистры, каждый из которых состоит из элементов памяти, элементов И и элементов РАВНОЗНАЧНОСТЬ, причем выходы элементов памя- 40 ти подключены к первым входам одних элементов И, выходы которых соединены с входами соответствующих блоков элементов ИЛИ, выходы которых подключены к первым. входам соответ- 45 ствующих элементов РАВНОЗНАЧНОСТЬ, вторые входы которых соединены с выходами одних элементов И, вторые входы которых являются управляющими входами блока памяти, стартовым 50 входом которого являются первые входы блоков элементов И, вторые входы которых соединены с выходами соответствующих элементов РАВНОЗНАЧНОСТЬ и с входами других элементов И,55 при этом выходы блоков элементов И являются выходами блока памяти, а блок управления состоит из триггеров, двухвходовых элементов И, входных элементов И, элементов НЕТ, трехвходовых элементов И и элемента ИЛИ, входы которого соединены с выходами трехвходовых элементов И и с первыми входами одних двухвходовых элементов

И, к вторьм входам которых подключены выходы двугих двухвходовых элементов И, входы которых соединены с входами соответствующих трехвходовых элементов И и с выходами соответствующих триггеров к входам которых подключены выходы входных элементов И, причем выходы распределителя соединены с первыми входами элементов НЕТ, выходы которых подключены к первым входам одних входных элементов И, и с первыми входами других входных элементов И, вторые входы которых соединены с вторыми входами соответствующих элементов HET выход элемента ИЛИ плдключен к первому входу основного элемента И, второй и третий входы которого являются соответственно стартовым и тактовым входами устройства, при этом вторые входы элементов HET и одних входных элементов И являются входами блока управления,. выходами которого являются выходы одних двухвходовых элементов И.

На фиг. 1 изображена струкурная электрическая схема предлагаемого устройства; на фиг. 2 — то же, блока памяти.

Устройство для распределения частот в сети радиостанций содержит блок 1 памяти, блок 2 управления, состоящий из элемента ИЛИ 3, триггеров 4, двухвходовых элементов И 5, входных элементов И 6, элементов .

НЕТ 7 и трехвходовых элементов И 8, распределитель 9, имеющий первый 91, второй 9 и третий 9 выходы, основной элемент И 10. При этом блок памяти содержит (фиг. ?) блоки 11 элементов ИЛИ, блоки 12 элементов И, регистры 13, каждый из которых состоит из элементов 14 памяти, элементов

И 15 и элементов. РАВНОЗНАЧНОСТЬ 16.

Устройство работает следующим образом.

Все регистры 13 блока 1 памяти (фиг. 2) разбиты на группы, число которых равно числу радиостанций в коллективе (М станций). Число регистров 13 в каждой группе равно числу частот, отведенных для работы

3 1140 коллектива радиостанций (Д частот).

Работа .устройства рассматривается на примере коллектива, содержащего две станции (М=2), для работы которого отведено три частоты (М =3).

Соответственно этому блок 1 памяти . содержит две группы регистров 13 по три регистра в каждой группе.

Перед началом работы устройства в регистры 13 записываются в двоич- 10 ном коде значения чисел Н опредеВ1Ц ляющих качество работы каждой станции, входящей в коллектив, на каждой частоте. В первый регистр 13 первой группы записывается двоичное выра- женче числа Н (качество, которое: обеспечит первая станция, если оно будет работать на первой частоте) °

Во второй регистр 13 записано число

Н1 (первая станция, вторая частота).2л

В третий регистр 13 первой группы— число Н 1 (первая станция, третья . частота).

В следующий регистр 13 (первый регистр второй группы) — число Н> 25

1 (вторая станция, первая частота). . Далее — число Н22 (Вторая станция, вторая частота), и, наконец, в последний регистр 13 (третий регистр третьей группы) — число Н2 . Запись осуществляется таким образом, что разряды по старшинству располагаются сверху вниз (старший разряд в самый верхний элемент 14 памяти).

В исходном состоянии все, триггеры З

4 (фи . 1) блока 2 находятся в нулевом состоянии и, следовательно, на их инверсных (нулевых} выходах имеются единичные сигналы. Совпадение единичных сигналов от инверсных выходов триггеров 4 блока 2 управления вызывает единичные сигналы на выходах обоих трехвходовых элементов И 8, а тйкже на выходах соответствующих двухвходовых элементов

И 5. Поэтому.на выходах других двухвходовых элементов И 5 также имеют место единичные сигналы. Эти единичные сигналы поступают на управляющие входы регистров 13 блока 1 памяти и далее на элементы И 15 каждого регистра 13.

Одновременно единичные сигналы с выходов трехвходовых элементов И 8 блока 2 управления поступают,на входы элемента ИЛИ 3, вызывая на его выходе единичный сигнал. Этот сигнал поступает на основной эле259 4 мент И 10. Однако до тех пор, пока по стартовому входу не поступит единичный сигнал, основной элемент

И 10 остается закрытым, не позволяя тактовым импульсам, поступающим на

его тактовый вход, проникать на вход распределителя 9.

Первый этап работы устройства заключается в сравнении всех чисел

Н „ с целью выбора максимального из них. Это сравнение начинается с отбора тех чисел, которые имеют единицу в старшем разряде. Очевидно, что искомое максимальное число должно находиться среди них. Числа с. нулем в старшем разряде заведомо меньше и, следовательно могут быть. отброшены, за исключением случая, когда нули записаны в старших разрядах всех регистров 13. В этом случае анализ переносится на более низкий уровень, в следующий, более младшйй разряд. Если же в старших разрядах некоторых чисел имеются единицы, то дальнейшему анализу подвергаются только эти числа.

Если некоторые из чисел Н,„ таковы, что в их.старших разрядах имеются единицы, то единичные сигналы имеют место на прямых выходах элементов 14 памяти старших (верхних по схеме) разрядов соответствующих регистров 13.

Эти единичные сигналы, проходя через открытые элементы И 1.5, поступают на входы блока 11 элементов ИЛИ и элемент РАВНОЗНАЧНОСТЬ 16. Наличие единичного сигнала хотя бы на одном из входов блока 11 элементов ИЛИ вызывает появление единичного сигнала на его выходе. Этот единичный сигнал поступает на вторые входы элементов

РАВНОЗНАЧНОСТЬ 16 старшего разряда всех регистров 13. Элемент РАВНОЗНАЧНОСТЬ 16 формирует на своем выходе единичный сигнал лишь тогда, когда сигналы на его входах имеют одинаковое значение,(оба нули, либо оба

1 единицы). Поэтому единичный сигнал имеет место на выходах только тех элементов РАВНОЗНАЧНОСТЬ 16, которые имеют единичные сигналы на своих первых входах, т.е. тех, на которые от элементов 14 памяти через элементы И 15 поданы единичные сигналы.

Нулевые сигналы, записанные в остальных .элементах памяти 14, также через соответствующие им элементы И

15 записываются в паузах на "свои"

1140259 элементы РАВНОЗНАЧНОСТЬ 16. Поскольку на вторые входы этих элемен гов

РАВНОЗНАЧНОСТЬ 16 поступает единичный сигнал, то выходной сигнал указанных элементов РАВНОЗНАЧНОСТЬ 16 нулевой. 5

Сигналы (единичные либо нулевые) с выходов элементов РАВНОЗНАЧНОСТЬ 16 старшего разряда всех рег1стров 13 поступают на соответствующие каждому из этих регистров 13 блоки 12 элементов И. Одновременно нулевые сигналы с выходов тех элементов РАВНОЗНАЧНОСТЬ 16, где они имеют место, поступают на соответствующие элементы

И 15 следующего более младшего раз- 15 ряда, тем самым блокируют эти элементы, и из анализа исключается весь регистр 13 с нулем в старшем разряде.

Если все числа Н,1, таковы, что 20 их двоичное изображение имеет в старшем разряде нуль, то элементы

14 памяти старшего разряда всех регистров 13 находятся в нулевом состоянии и через открытые элементы 25

И 15 на все входы блока 11 элементов

ИЛИ старшего разряда, а также на

Входы элементов РАВНОЗНАЧНОСТЬ 16 старшего разряда всех регистров 13 поданы нулевые сигналы. Нулевой

30 сигнал, который имеет место в этом случае на выходе блока 11 элементов

ИЛИ, поступает на вторые входы всех элементов РАВНОЗНАЧНОСТЬ 16. Таким образом, сигнал а на обоих входах каждого из этих элементов РАВНОЗНАЧНОСТЬ 16 имеют одинаковое значение, и выходной сигнал у каждого из них оказывается единичным. Эти сигналы поступают на соответствующие элементы40

И 15 следующего более младшего разряда и на блок 12 элементов И. Анализ, таким образом, переносится в следующий младший разряд. На уровне этого более младшего разряда процес- 4 сы повторяются.

Если наибольшее значение имеет только одно из чисел, записанных в регистрах 13, то на всех входах блока 12 элементов И, соответствующего этому регистру 13, имеют место единичные сигналы. Если таких чисел несколько, то возбуждены входы всех блоков 12 элементов И, соответствующих регистрам 13, содержащим эти 55 числа. Наконец, если все числа одинаковы (в том числе, когда все они равны нулю), то возбуждены все входы блока 12 элементов И всех регистров 13, Процесс записи чисел Н является щя подготовительным, причем, как следует из описанного, непосредственно после записи чисел в регистры 13 блок 1 памяти подготовлен к реализации операции выбора максимального числа.

Рабочий цикл предлагаемого устройства начинается в момент поступления запроса на частоты. Этот запрос реализуется подачей единичного сигнала на стартовый вход основного элемента И 10 и блока 1 памяти.

Единичный сигнал со стартового входа проходит лишь через те блоки

12 элементов И, у которых возбуждены все остальные входы. Поскольку это имеет место только для тех блоков 12 элементов И, в чьих регистрах 13 записано наибольшее число, единичный. сигнал проникает только через эти блоки 12 элементов И на соответствующие им управляющие выходы.

Таким образом, скорость протека ния процесса выбора наибольшего числа (чисел) определяется лишь временем распространения стартового сигнала от входа к выходу.

Единичные сигналы с тех выходов блока 1 памяти, которые соответствуют регистрам 13 с максимальным числом, поступают на входные элементы И 6, триггеры 4 и на управляющие входы элементов НЕТ 7. Соответствующие входные элементы И 6 открываются, а элементы НЕТ 7 запираются.

Триггеры 4, как и регистры 13, разбиты на группы. Каждому регистру

13 и выходу в блоке 1 соответствует триггер 4. В исходном состоянии распределитель 9 находится в положении, прн котором возбужден его первый выход 9, Единичный сигнал с первого выхода 9 распределителя 9 поступает на входные элементы И 6 и элементы

НЕТ 7 соответствующего триггера 4 (первого триггера второй группы).

Если число Н „, соответствующее указанному триггеру 4, оказывается наибольшим либо входит в число наибольших, входной элемент И 6, соответствующий этому триггеру 4, оказывается открытым, а элемент НЕТ 7 закрытым. Поэтому единичный сигнал с первого выхода 9< распределителя 9 через входной элемент И 6 проникает на соответствующий вход триггера 4

1140259 второи группы и переводит его в .единичное,состояние. При этом единичный сигнал на инверсном выходе триггера 4 сменяется нулевым и поступает на соответствующий двухвходовой элемент

И 5. Нулевые сигналы, которые, в свою очередь, появляются на выходах этих элементов И, поступают на другие двухвходовые элементы И 5, вызывая нулевые сигналы на выходах этих элементов. Следовательно, нулевой сигнал поступает на управляющий вход, соответствующий определенному регистру

13, и на управляющие входы всех других регистров 13. Нулевой сигнал с входа попадает,на элементы И 15 и отключает все элементы 1.4 памяти от соответствующих им блоков 11 элементов ИЛИ, т.е. исключает весь регистр из анализа. Перевод соответствующего триггера 4 в единичное состояние означает, что первая частота назначается второй станцией, т.е. на эту частоту назначается станция, которая может на ней работать наи более эффективно. Отключение других регистров 13 соответствует тому, что вторая станция получила свое назначение и, следовательно, не может больше претендовать на частоты. 30 Отключение соответствующего регистра

13 первой группы (в котором записано качество, которое обеспечит первая станция, если она будет работать на первой частоте отвечает тому Факту, что первая частота уже занята и претендовать на нее больше нельзя.

Если число Н не оказалось максимальным (или в .числе максимальных), то на управляющем выходе, который 40 соответствует регистру 13„ где записано это число, имеется нулевой сигнал. Поэтому соответствующий указанному выходу входной элемент И 6 оказывается закрытым, а элемент 45

НЕТ 7 — открытым, и единичный сигнал с выхода 9 распределителя 9 на триггер 4 не поступает, а проходит через элемент НЕТ 7 и поступает на входной элемент И 6, соответствующий другому триггеру 4.

Если число Н, записанное в определенном регистре 13 максималь-, ное, то на соответствующем этому регистру 13 управляющем выходе имеет место единичный сигнал, открывающий входной элемент И 6. Поэтому единичный сигнал с выхода 9 распределителя

9, прошедший элемент НЕТ 7, через открытый входной элемент И 15 поступает на соответствующий вход триггера 4 и переводит его в единичное состояние. Это означает, что первая частота отдается первой станции.

Аналогично описанному в указанном случае нулевой сигнал появляетчя на инверсном выходе триггера 4, на выходе соответствующего трехвходового элемента И 8, на выходах определенных двухвходовых элементов И 5, на выходах всех других двухвходовых элементов И 5. Соответствующие двухвходовые элементы И 5 подают нулевые сигналы на соответствующие им управляющие входы и тем самым отключают все регистры 13. Таким образом, первая станция получает первую частоту (определенный триггер 4 переведен в единичное состояние), вся первая станция исключается из дальнейшего анализа (все регистры 13 первой груп- пы отключены), первая частота занята, и вторая станция уже не может претендовать на нее (первый регистр 13 второй группы отключен).

Наконец, если оба числа Н1 и Н не входят в число максимальных, оба входных элемента И Ь, соответствующие регистрам, где записаны эти числа, закрыты, и единичный сигнал с выхода

9 распределителя 9 не может пере(вести первые триггеры 4 в единичное состояние, то эт6 означает, что первая частота остается незанятой ни той, ни другой станцией.

Тактовый импульс, поступающий вслед за этим на тактовый вход через открытый основной элемент И 10 следует на распределитель 9 и переводит его в следующее состояние. При этом единичный сигнал с выхода 91 ° перемещается на выход 9 распределителя .9.

Если максимальным было число Н, то, как описано, определенные регистры 13 отключены, а блок 1 памяти осуществляет выбор наибольшего из, оставшихся чисел Н„ и Н1 . Соответственно этому открытыми оказываются входные элементы И 6 (либо один, либо другой, либо оба вместе). Если наибольшим оказалось число Н, то триггер 4 переходит в единичное состояние (первой станцией назначена вторая частота), на инверсном выходе этого триггера 4 появляется нулевой сигнал. Нулевой сигнал возникает на

1140259

10 выходах определенных двухвходовых элементов И 5. Все регистры 13 отключены. Поскольку нулевой сигнал имеет. ся теперь на выходах обоих трехвхо;довых элементов И 8, то нулевой сиг - 5 нал возникает также на выходе элемента ИЛИ 3, поступает на основной элемент И 10 и закрывает его. Тем самым прекращается доступ тактовых импульсов с входа на распределитель 9.1О

Процесс распределения частот на этом заканчивается.

Аналогичным образом можно рассмотреть работу устройства при других комбинациях возбужденных выходов блока 2,управленияТакнм образом, единичное состояние какого-либо триггера 4 означает, что станция, которой соответствует группа, содержащая данный триггер, назна- 20 чена на некоторую частоту. Номер частоты — номер триггера внутри группы. Поскольку после завершения процесса распределения в единичном состоянии оказываются по одному триг- геру 4 внутри каждой группы, все регистры 13 блока 1 памяти оказыва- . ются отключенными. Поэтому в процессе работы коллектива радиостанции, когда числа Н,„„ изменяются во времени, пос-30 ле завершения очередного этапа распределения частот, числа Н,„„ в регистрах

13 могут быть заменены другими, если условия работы изменились. При этом можно даже не снимать единичного сигнала со стартового входа и не переводить распределитель 9 в исходное состояние.

Новый процесс распределения начинается, как только триггеры 4 обращаются в нулевое состояние.

Таким образом, процесс распределения может иметь дополнительный характер, что особенно важно для систем связи, работающих на подвижных объектах.

В предлагаемом устройстве в отличие от прототипа используются непосредственно числа Н„, а не их ранги, что существенно повышает точность решения задачи.

Кроме того, процесс распределения частот занимает от М тактов в самом (М+ 1) благоприятном случае до тактов в самом неблагоприятном случае, Все время здесь тратится непосредственно на решение задачи о распределении и не требуется затрат на предварительную сортировку чисел

Н„„„ для поетроения,вариационных рядов. Таким образом, весь цикл рас» пределения частот оказывается значительно короче.

1140259

1140259

ЮПЙБИ Заказ 274/45 Тираи eSe Подписное

Филиал ШШ затеют", г.Ужгород, ул.Проектная, 4