Двенадцатиканальный распределитель уровней

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Рес ублик

<>911743 (61) Дополнительное к авт. свид-ву— (22) Заявлено 250380 (21) 28966 33/18-21 с присоединением заявки М— (23) Приоритет—

Опубликовано 070382. Бюллетень М 9

Дата опубликования описания 070382 ю

Р УРЦ К з

Н 04 ? 13/14

Государственный комитет

СССР но делам изобретений н открытий ($3) УДК 681. 32 (088.8) !

Саратовский политехнический институт (72) Авторы изобретения

10 И. Голембиовский и A Ô. Резчиков (71) Заявитель (54) дВеНАдцАтикАнАльныИ РеспРедепитель

УРОВНЕИ

Изобретение относится к автоматике и вычислительной технике. . Известны двенадцатиканальные распределители уровней, содержащие триггеры и дешифратор (1).

Недостаток устройств — низкая надежность функционирования.

Наиболее близким техническим решением к предлагаемому является двенадцатиканальный распределитель уровней, содержащий четыре,Р -триггера; С"входы которых соединены с тактовой шиной, а единичные и нулевые выходы подключены ко входам дешифратора, выходы которого соединены с выходными шинами (2).

К недостаткам известного устройства относится низкая надежность.

Цель изобретения - повьхаение надежности двенадцатиканального распределителя уровней.

Указанная цель достигается за счет того, что в двенадцатккакальном распределителе уровней, содержащем четыре D< -триггера, С-входы которых соединены с тактовой шиной, а единичные и нулевые выходы подключены ко входам дешкфратора, выходы которого соединены с выходными шинами, введены интегратор и одиннадцать элементов И-НЕ,. причем единичный выход первого Dt -триггера соединен с первыми входами первого и второго элементов И-НЕ, а нулевой выход подключен к первым входам третьего и четвертого элементов И-НЕ, единичный выход второго D<-триггера соединен со вторым входом второго к первым входом пятого элементов И-НЕ, а нулевой выход подключен ко второму входу четвертого элемента И-НЕ, единичный выход третьего Р -триггера соедкнен со вторыми .входами первого и третьего. и первым входом шестою элементов И-НЕ, а нулевой выход подключен ко второму входу пятого элемента И-HE нулевой выход четвертого D --триггера соединен со вторым

1 входом шестого и первым входом седьмоГо элементов И-НЕ, D-вход первого

Р, ттркггера соединен с выходом восьмого элемента И-НЕ, входы которого подключены к выходам первого и пятого элементов И-НЕ, D-вход второго

Dt-триггера соединен с выходом девятого элемента И-НЕ, входы которого подключены н выходам третьего и пятого элементов И-HE D-вход третьего

D<-триггера подключен к выходу седьмого элемента И-НЕ, второй вход ко911743 торого соединен с выходом десятого элемента И-НЕ, первый вход. которого подключен через инвертор к выходу шестого элемента И-НЕ, а второй вход соединен с D-входом четвертого

D -триггера и выходом одиннадцатого 5 элемента И-НЕ, входы которого подключены к выходу второго и четвертого элементов И-НЕ.

На чертеже представлена функциональная схема двенадцатиканального 10 распределителя уровней °

Схема содержит следующие элементы D -триггеры 1-4, С-входы которых соединены с тактовой шиной 5, а единичные и нулевые выходы подключены кО входам дешифратора 6, выходы которого соединены с выходными шинами

7„ D -триггера 1 соединен с первыми входами элементов

И-НЕ 8 и 9, а нУлевой выход подключен к первым входам элементов И-НЕ

10 и 22; e HH H H a D -триггера

2 соединен со вторым входом элемента И-НЕ 9 и первым входом элемента

И-HE 12, а нулевой выход подключен ко второму входу элемента И-НЕ ll; единичный выход Dq триггера 3 соединен со вторыми входами элементов

И-НЕ 8 и 10 и первым входом элемента И-НЕ 13, а нулевой выход подключен ко второму входу элемента И-НЕ 12®о нулевой выход D, — òðèããåðà 4 соединен со вторым входом элемента И-НЕ

23 и первым входом элемента И-НЕ 14;

D-вход D -триггера 1 соединен с выходом элемента И-HE 15, входы кото- 35 рого подключены к выходам элементов

И-НЕ 8 и 12, D-вход D -триггера 2 соединен с выходом элемента И-НЕ 16, входы которого подключены к выходам элементов И-HE 10 и 12, 0-вход 4О

D -триггера подключен к выходу элемента И-НЕ 14, второй вход которого соединен с выходом элемента И-НЕ 17, первый вход которого подключен через инвертор 18 к выходу элемента И-НЕ 45

13, а второй вход соединен с D-входом В.-триггера 4 и выходом элемента

И-HE 19, входы которого подключены к выходу элементов И-НЕ 9 и 11.

Двенадцатиканальный распределитель . уровней функционирует следующим образом.

Пусть в начальный момент времени

D -триггеры 1-4 находятся в нулевом состоянии, т.е. на их единичных выходах 0 1 — 0 существует уровень ло,гического нуля. Дешифратор б обеспе— чивает в этом случае наличие сигнала на первой выходной шине 7. С исчезновением первого тактового импульса переключается в единичное 60 состояние D — триггер 4, так как на его входе присутствует сигнал логической единицы. При этом пропадает сигнал на первой выходной шине 7 и появляется на второй выходной шине 7.65

Далее переключается в единичное состояние D>-триггер 3, что вызывает появлеиие сигнала на третьей выход-. ной шине 7 и т.д. Рассмотренный процесс продолжается так, что в каждый тактовый момент времени происходит переключение только одного D -триггера 1-4, а на выходных шинах 7 формируются последовательность выходных сигналов. При нормальном функционировании Dt.-триггеры 1-4 находятся в

0 0 одном из следующий состояний Q Q Q Q

gQabgi Q„QgQgQ4. QQ QgQ4.Q Q@QgQ4 i

10 0904 010Я0Р04 QqQ

QQ@QgQPi Q„QgQ Q4 Q„QgQ 04< HeSa пол ьзуемыми являются, "следовательно, состоЯниЯ: Q 0 0 Q,Q Q Q $,0 Q Q Q

1 1 3 4- g. Э 4 а 5 4

3 А-

Предположим, что в процессе функционирования двенадцатик анального распределителя уровней произошел сбой и D<-триггеры 1-4 попали в одно из неиспользуемых состояний, например в состояние Q 020904. При таком состоянии D<-триггеров 1-4 на их входах образуются сигналы 0,1,0,1 соответственно. Поэтому с исчезновением первого после сбоя тактового сигнала D -триггеры 1-4 переходят в нер зрешенное состояние 010,20 0 4 и на их входах сформируются сигналы 1, 1, 1, О. С исчезновением следующего тактового импульса D -триггеры 1-4 переходят в разрешенное состояние Q Q Q U т.е. восстанавливается нормальное

134 функционирование двенадцатиканального распределителя уровней.

Таким образом, предлагаеьжй двенадцатиканальный распределитель уровней обладает свойством самовосстановления режима при сбоях, вследствие чего обладает более высокой надежностью по сравнению с прототипом.

Формула изобретения

Двенадцатиканальный распределитель уровней, содержащий четыре

D<-триггера, С-входы которых соединены с тактовой шиной, а единичные и нулевые выходы подключены к входам дешифратора, выходы которого соединены с выходными шинами, о т л ич а ю шийся тем, что, с целью повьиаения его надежности, ввдены инвертор и одиннадцать элементов И-НЕ, причем единичный выход первого D — триггера соединен с первыми входами первого и второго элементов И-НЕ, а нулевой выход подключен к первым входам третьего и четвертого элементов И-НЕ, единичный выход второго

Р -триггера соединен со вторым входом второго и первым входом пятого элементов И-НЕ, а нулевой выход подключен ко второму входу четвертого элемента И-НЕ, единичный выход треть911743

его 0 -триггера соединен со вторыми входами первого и третьего и первым входом шестого элементов И-НЕ, а нулевой выход подключен ко второму входу пятого элемента И-НЕ, нулевой выход четвертого D -триггера соединен 5 со вторым входом шестого и первым входом седьмого элементов И-НЕ, 0-вход первого 0 -триггера соединен с выходом восьмого элемента И-НЕ, входы которого подключены к выходам 10 первого и пятого элементов И-НЕ, 0-,вход второго Dg-триггера соединен с выходом девятого элемента И-НЕ, D-вход второго D<-триггера соединен с выходом девятого элемента И-НЕ, входы которого подключены к выходам третьего и пятого элементов

И-НЕ, D-вход третьего 0<-триггера подключен к выходу седьмого элемента

И-НЕ, второй вход которого соединен с выходом десятого элемента И-HE первый вход которого подключен через инвертор к выходу шестого элемента И-HE а второй вход соединен с D-входом четвертого 0 -триггера и выходом одиннадцатого элемента

И-НЕ, входы которого подключены к выходу второго и четвертого элементов И-НЕ. Источники информации, принятые во внимание при экспертизе

1. Будинский Я. Логические цепи в цифровой технике. И., Свяэь, 1977, с. 287, рис. 6.136 .

2. Букреев И.H. и др. Микроэлектронные схемы цифровых устройств.

М., Советское радио, 1975, с. 269, рис. 6.5 (прототип) .

91174 3

А ау @ар

Сост аэи тел ь В. Ча анидз е

Техред E.Õàðèòîí÷èê Корректор Л. Бокшан

Редактор С. Юско

Заказ 1150!51

Тираж 685 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ШП1 Патент, г. Ужгород, ул. Проектная, 4