Элемент с тремя состояниями

 

ЭЛЕМЕНТ t ТРЕМЯ СОСТОЯНИЯМ содержащий первый и второй инвертор выходы которых соответственно подключены k затворам р -и п -каналь ных МДП-транзисторов третьего Инвер тора, первую шину питания, подключ нзпо к одному выводу питания первог второго и третьего инверторов, элементыИЛИ-НЕ и И-НЕ, первые входы которых подвшючены к информационной шине, вторые входы - к соответствующим управляющим шинам, а выходы подключены соответственно к входам первого и второго инверторов, ,о тл и ч а ю щи и с я тем, что, с целью снижения потребляемой мощности , в него введены вторая шина питания , четвертый инвертор и двунаправленный ключ, третьи дополнительные входы элементов ИЛИ-НЕ, И-НЕ соединены .с выходом третьего инвертора, один вывод питания элементов ИЖ-НЕ, И-НЕ и четвертого инвертора подключен к второй шине питания, вход четвертого инвертора подключен к информационной шине, а двунаправленный ключ, управляемые входы которого подключены к соответствующим управляющим шинам, включен между выходами третьего и четвертого инверторов.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТ ИЧЕСНИХ

РЕСПУБЛИН

4(5() Н 03 К 19/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

I10 QEllAM H305PETEHI4A H ОТНРЫТИЙ (21) 3625602/24-21 (22). 21.07.83 (46) 30.03.85. Бюл. ¹ 12 (72) A .Â. Алюшин .и M.Â. Алюшин

:(71) Московский ордена Трудового

Красного Знамени инженерно-физический институт (53) 621.374(088.8) (56) 1. Буферный элемент с тремя состояниями. НД-70С95 Harris CMOS

РАТА ВООК, декабрь 1974, с. 3-77.

2. Элемент с тремя состояниями.

Каталог элементов ХАО 345.004, лист 196. (54)(57) ЭЛЕМЕНТ С ТРЕМЯ СОСТОЯНИЯМИ, содержащий первый и второй инверторы, выходы которых соответственно подключены k затворам р -и и -канальных МДП-транзисторов третьего инвертора, первую шину питания, подключенную к одному выводу питания первого, второго и третьего инверторов, зле-:.

„„30„„1148113 менты ИЛИ-НЕ и И-НЕ, первые входы которых подключены к информационной шине, вторые входы — к соответствующим управляющим шинам, а выходы

l подключены соответственно к входам первого и второго инверторов, о тл и ч а ю шийся тем, что, с целью снижения потребляемой мощнос- ти, в него введены вторая шина питания, четвертый инвертор и двунаправленный ключ, третьи дополнительные входы элементов ИЛИ-НЕ, И-НЕ соединены с выходом третьего инвертора, один вывод питания элементов ИЛИ-НЕ, И-HE и четвертого инвертора подключен к второй шине питания, вход четвертого инвертора подключен к информационной шине, а двунаправленный ключ, управляемые входы которого подключены к соответствующим управляющим шинам, включен между выходами третьего и четвертого инверторов. laaaL

1148113

Изобретение относится к микроэлектронике. и может быть использовано при разработке больших интегральных.схем в качестве выходного устройства для согласования с ТТЛ логическими элементами или при работе на активную низкоомную нагрузку.

Известен буферный элемент с тремя состояниями на ИДП-транзисторах для согласования с ТТЛ логическими эле- 1р ментами, содержащий элементы И-HE и ИЛИ-НЕ, выходы которых соответственно подключены к затворам "р -и ,1>-канальных Г!ДП-транзисторов выходного инвертора . 1 g.

Недостатком устройства является большая потребляемая мощность, Наиболее близким к предпагаемому .по технической сущности является элемент с тремя состояниями, содержащий первый и второй инвест>торы, выходы которых соответственно подключены к затворам .р -и и -канальных ИДП-транзисторов третьего инвер гора szIeweHTb1 HJIH-HE H H HE первь1е

1 входы которых подключены к информационной шине, вторые входы — к соответствующим управляющим шинам, а выходы подключены соответственно к входам первого и второго инверторов (2 .

Недостатком устройства является также большая потребляемая мощность.

Цель изобретения — снижение потребляемой мощности при одновременном обеспечении высокого быстродействия.

Поставленная цель достигается тем, что в элемент с тремя состояниями, содержащий первый и второй инверторы, выходы которых соответственно подключены к затворам р-и и -канальных ЩП-транзисторов третьего.инвертора., первую шину питания, подкл1оченную.к одному выводу питания первого, второго и третьего инверторов, элементы ИЛИ-НЕ и И-НЕ, первые входы которых подключены к информационной шине, вторые входы. — к соотвегствующим управляющим шинам, .а выходы, подключены соответственно к входам первого и второго инверторов, введены вторая шина питания, четвертый инвертор и двунаправленный ключ, третьи дополнительные входы элементов ИЛИ-НЕ И-НЕ соеинены с выходом. третьего инвертора, один вывод питания элементов

ИЛИ-НЕ, И-НЕ и четвертого инвертора подключен к второй шине питания, вход четвертого инвертора подключен к информационной шине, а двунаправленный ключ, управляемые входы которого подключены к соответствующим управляющим шинам, включен между выходами третьего и четвертого инверторов.

На чертеже представлена электрическая принципиальная схема элемента с тремя состояниями.

В предлагаемой схеме элемента выходы первого 1 и второго 2 инвер торов подключены к затворам соот-. ветственно р-канального и tl канального МДП-транзисторов третьего инвертора 3. Первый вход элемента ИЛИ-НЕ 4 и первый вход элемента И-НЕ 5 подключены к информационной шине 6. Второй вход элемента ИЛИ-НЕ 4 подключен к первой управляющей. шине 7, а второй вход элемента И-НЕ 5 подключен к вто-: рой управляющей шине 8 Выходы элементов ИЛИ-НЕ 4 и И-НЕ 5 подключены соответственно к входам первого 1 и второго 2 инверторов. Третьи дополнительные входы элементов ИЛИ-НЕ 4 и И-НЕ 5 подключены к выходу третьего инвертора 3.

Вход четвертого инвертора 9 подключен к информационной шине 6.

Между выходами четвертого инвертара

9 и третьего инвертора 3 включен двунаправленный ключ 10, управляемые входы которого подключены соответственно к первой 7 и второй 8 управляющим шинам. Один вывод питания первого 1, второго 2 и третьего 3 инверторов подключен к первой шине 11 питания с напряжением Ео, а у элементов ИЛИ-НЕ 4, И.-НЕ 5 и у четвертого инвертора 9 — к второй шине 12 питания с напряжением Е„ .

Ус ройство работает следующим образом..

При поступлении на шины 6-8 сигналов "0" "0" и "!" двунаправленный ключ 10 огкрьгг, на выходе элемента 4 формируется сигнал ."1", на выходе инвертора 1 — "0", р-канальный

ИДП-транзистор инвертора 3 при этом открывается и емкость нагрузки перезаряжается от большого значения напряжения шины 11 питания, равного Е о.

Как только напряжение на емкости нагрузки достигает-величины, равной величине напряжения Е на шине 12

1148113

Составитель Л.Петрова

Редактор. "И.Киштулинец Техред Ж.Кастелевич Корректор, В. Синицкая

Тираж 872 . Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открыгий

1.13035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 1603/43

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 питания, на выходе элемента 4 сформи- инвертора 3 и двунаправленного клюруется сигнал "0", на выходе инвер-, ча 10. тора 1 — "1" и р-канальный МДП- Так как емкость нагрузки во время транзистор инвертора. 3 закрывается. переходного процесса заряжается

Уровень напряжения на емкости íà- g от большого значения напряжения Е, грузки, равный значению. напряжения то при этом обеспечивается высокое

Е на шине 12 питания .поддерживает- быстродействие элемента. В статичес1

Э ся в статическом режиме через инвер- ком режиме уровень напряжения на тор 9 и двунаправленный ключ 10. нагрузке имеет. меньшее знач .ние, Аналогично устройство. работает {{} равное Е,, соответственно уменьшаетпри разряде .емкости нагрузки через ся потребляемая мощность..

} -канальный МДП-транзистор. инвер тора 3. Таким-.образом,.технико экономиПри поступлении на шины 7 и 8 сии ческий эффект заключается в сниженалов "1", "0" элемент находится 15 нии потребляемой.мощности при одног в третьем состоянии, когда закрыты . временном обеспечении .высокого быстр -и h -канальные МДП-транзисторы родействия элемента.