Аналого-цифровой преобразователь

 

1. АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ , содержащий генератор опорного напряжения, два блока фазовых компараторов,, два шифратора, блок регистра числа, дешифратор, два блока компенсирующего тока, фазовращатель смещения, ключ, блок управления, фазовращатель, первый вход которого соединен с входной шиной, второй вход через первый блок компенсирующего тока соединен с входом второго блока компенсирующего тока и выходом дешифратора , вход которого соединен с первой выходной шиной, третий вход фазовращателя соединен с выходом второго блока компенсирующего тока, четвертый вход - с выходом генератора опорного напряжения, первым входом первого блока фазовых компараторов и входом фазовращателя смещения, а выход с вторым входом первого блока фазовыу компараторов и первым входом ключа, второй вход которого соединен с первым вьгходом блока управления, а выход - с. первым входом второго блока фазовых комч;г1 аторов, второй пход KOTOpoi o соединен с выходом фазовращателя смещения, а выход через последовательно соединенные первый шифратор , блок регистра числа соединен с второй выходной шиной,, выход первого блока фазовых компараторов соединен с входом второго шифратора, отлич а ющий с я тем, что, с целью повышения точности преобразования , в него введены два корректирующих компаратора, два опорных фазовращстеля , три злёмента И, два формирователя импульсов, реверсивный счетчик , выход которого соединен с входом дешифратора, .а первый информационный вход - с выходом второго шифратора ,, управляющий вход которого.сое (Л динен с вторым выходом блока управления третий и четвертый выходы которого соединены соответственно с первым и вторым управляющими входами реверсивного счетчика,третий и четвертый управляющие входы которого через первый и второй формирователи :д импульсов соединены соответственно за с выходами первого и второго элементов И, первый вход первого элемента И fC. соединен с первым входом третьего jl эо элемента И и прямым выходом первого корректирующего компаратора; инве:р1сный выход которого соединен с первьм входом второго элемента И, причем второй вход первого элемента И соединен с прямым выходом -второго корректирующего компаратора, инверсный выход которого соединен с вторыми входами второго и третьего элементов И, выход последнего из которых соединен с первым управляющим входом первого шифратора, второй управляющий вход которого соединен с пятыи выходом

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК цр Н 03 M 1/50

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И Ol ÍÐÛÒÈÈ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ У СВИДЕТЕЛЬСТВУ (21) 3572979/24-24 (22) 08.04.83 (46) 15.05.85. Вюл. У 18 . (72) В.П.Стокай (71) Ордена Ленина институт киберне- тики им. В.M ° Глушкова (53) 681.325(088.8) (56) 1. Многоканальный преобразователь сигналов от термопар и термометров сопротивления. "Приборы и системы управления", 1972, В 8,. с. 40-43.

2. Авторское свидетельство СССР

У 588631, кл. Н 03 К 13/20, 1976 (прототип). (54) (57) 1. АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий генератор опорного напряжения, два блока фазовых компараторов,. два шифратора, блок регистра числа, дешифратор, два блока компенсирующего тока, фазовращатель смещения, ключ, блок управления, фазовращатель, первый вход которого соединен с входной шиной, второй вход через первый блок компенсирующего тока соединен с входом второго блока компенсирующего тока и выходом дешифратора, вход которого соединен с первой выходной шиной, третий вход фазовращателя соединен с выходом второго блока компенсирующего тока, .четвертый вход — с выходом генератора опорного напряжения, первым входом первоT î блока фазовых компараторов и входом фазовращателя смещения, а выход— с вторым входом первого блока фазовыу компараторов и первым входом ключа, второй вход которого соединен с первым выходом блока управления, а выход — с пеовым входом второго блока фаэовл х комвараторов, второй вход

„„SU„„115625 А которо о соединен с выходом фазовращателя смещения, а выход через последовательно соединенные первый шифра" тор, блок регистра числа соединен с второй выходной шиной, выход первого блока фазовых компараторов соединен с входом второго шифратора, отличающийся тем, что, с целью повышения точности преобра- зования, в него введены два корректирующих компаратора, два опорных фазо-. вращс теля, три элемента И, два формирователя импульсов, реверсивный счетчик, выход которого соединен с входом дешифратора, а первый информаци- д онный вход — с выходом второго шифра- Е тора, управляющий вход которого.соединен с вторым выходом блока управления; третий и четвертый выходы кото- С рого соединены соответственно с первым и вторым управляющими входами реверсивного счетчика, третий и четвертый управляющие входы которого через первый и второй формирователи импульсов соединены соответственно с выходами первого и второго элементов И, первый вход первого элементаИ соединен с первым входом третьего элемента И и прямым выходом первого корректирующего компаратора, инверс- ° ный выход которого соединен с первым входом второго элемента И, причем второй вход первого элемента И соединен с прямым выходом .второго корректирующего компаратора, инверсный выход которого соединен с вторыки входами второго и третьего элементов И, выход последнего из которых соединен с первым управляющим входом первого шифратора, второй управляющий вход которого соединен с пятым выходом

115 блока управления, шестой выход которого соединен с управляющим входом, блока регистра числа, при этом первые входы корректирующих компараторов соединены с выходом ключа, à вторые входы через опорные фазовращатели соединены с выходом генератора опорного напряжения.

2. Преобразователь по п. i, о т— л и ч а ю щ и и с я тем, что блок управления выполнен на счетчике, дешифраторе, шести триггерах, шести элементах ИЛИ, генераторе импульсов, выход которого соединен с первым входом счетчика, второй вход которого соединен с йрямым выходом первого триггера, третий вход — с выходом первого элемента ИЛИ, а выход — с входом дешифратора, первый выход которого соединен с входом установки второго триггера и входом "Сброс" третьего триггера, второй и третий выходы — соответственно с входами установки четвертого и пятого триггеров,.четвертый выход - с первым входом второго элемента KIIH, пятый

6258 выход — с входом установки шестого триггера, шестой выход — с первыми входами соответственно первого, третьего, четвертого, пятого и шестого элементов ИЛИ, вторые входы всех элементов ИЛИ объединены и соединены с шиной "Сброс" и входом "Сброс" первого триггера, причем информационный и тактовый входы первого, второго, третьего, четвертого и пятого триггеров объединены и соединены с общей шиной, прямые выходы второго, третьего, четвертого, пятого и шестого триггеров и инверсный выход второго триггера соединены соответственно с вторым, третьим, четвертым, первым, шестым и пятым выходами блока управления, а входы "Сброс" второго, четвертого, пятого и шестого триггеров соединены с выходами соответственно второго, пятого, шестого и третьего элементов ИЛИ, выход четвертого элемента ИЛИ соединен с входом установки третьего триггера, вход установки первого триггера соединен с шиной

Пуск. Изобретение относится к измерительной и вычислительной технике.

Известен аналого-цифровой преобразователь, содержащий (для одного канала) рабочее фазовращающее устрой- 5 ство, две ступени преобразования (грубую и точную), каждая из которых состоит из последовательно включенных блока пороговых элементов (фазовых компараторов), дешифратора и бло-10 ка регистра числа, блок компенсирующего тока, генератор опорного напряжения, блок управления 11).

Недостатком данного преобразователя является большая погрешность 15 преобразования, обусловленная нестабкльностью порогов срабатывания фазовьцс компараторов в грубой и точной ступенях преобразования при воздействии различного рода дестабилизи- 20 рующих факторов (при изменении окружающей температуры, питающих напряжений, воздействии помех).

Наиболее близким техническим решением к предлагаемому является ана. 25 лого-цифровой преобразователь, содержащий генератор опорного напряжения, два блока фазовых компараторов, два шифратора, блок регистра числа, дешифратор, два блока компенсирующего тока, фазовращатель смещения, ключ, блок управления, фазоврашатель, первый вход которого соединен с входной шиной, второй вход — через первый блок компенсирующего тока соединен с входом второго блока компенсирующего тока и выходом дешифратора, вход которого соединен с первой выходной шиной, третий вход — с выходом второго блока компенсирующего тока, четвертый вход — с выходом генератора опорного напряжения, первым входом первого блока фазовых компараторов и входом фазовращателя смещения, а выход — с вторым входом первого блока фазовых компараторов и первым входом ключа, второй вход которого соединен с первым выходом блока управления, а выход — с первым входом второго блока фазовых компараторов, з 1 156 второй вход которого соединен с выходом фазовращателя смещения, а выход через последовательно соединенные первый шифратор и первый блок регистра числа соединен с второй выS ходной шиной, причем выход первого блока фазовьгх компараторов через послЕдовательно соединенные второй шифратор и второй блок регистра числа соединен с входом дешифратора 23.

Недостатком этого преобразователя является низкая точность преобразования из-за влияния дестабилизирующих факторов.

Цель изобретения — повышение точ15 ности преобразования.

Указанная цель достигается тем, что в аналого-цифровой преобразователь, содержащий генератор опорного напряжения, два блока фазовых компараторов, два шифратора, блок регист— ра числа, дешифратор, два блока компенсирующего тока, фазовращатель смещения, ключ, блок управления, фазовращатель, первый вход которого соединен с .входной шиной, второй вход через первый блок компенсирующего тока соединен с входом второго блока компенсирующего тока и выходом дешифратора,. вход которого соединен с первой выходной шиной, третий вход фазовращателя соединен с выходом второго блока компенсирующего тока, четвертый вход — с выходом генератора опорного напряжения, первым входом первого блока фазовых компараторов и входом фазовращателя смещения, а выход— с вторым входом первого блока фазовых компараторов и первым входом клю. ча, второй вход которого соединен с первым выходом блока управления, 4 а выход †с первым входом второго блока фазовых компараторов, второй вход которого соединен с вьгходом фазовращателя смещения, а выход через последовательно соединенные первый шифратор, блок регистра числа соединен с второй выходной шиной, выход первого блока фазовых компараторов соединен с входом второго шифратора, введены два корректирующих компарато-5 ра, два опорных фазовращателя, три элемента И, два формирователя импульсов, реверсивный счетчик, выход которого соединен с входом дешифратора, а первый информационный вход — с вы- >> ходом второго шифратора, управляющий вход которого соединен с вторым выходом блока управления, третий и

258 4 четвертый выходы которого соединены соответственно с первым и вторым управляющими входами реверсивного счетчика, третий и четвертый управляющие входы которого через первый и второй формирователи импульсов соединены соответственно с выходами первого и второго элементов И, первый вход первого элемеита И соединен с первым входом третьего элемента И и прямым выходом первого корректирующего компаратора, инверсный выход которого соединен с первым входом второго элемента И, причем второй вход первого элемента И соединен с прямым выходом второго корректирую- щего компаратора,.инверсный выход которого соединен с вторыми входами второго и третьего элементов И, выход последнего из которых соединен с первым управляющим входом первого шифратора, второй управляющий вход которого соединен с пятым выходом блока управления, шестой выход которого соединен с управляющим входом блока регистра числа, при этом первые входы корректирующих компараторов соЕдинены с выходом ключа, а вторые входы через опорные фазовращатели соединены с выходом генератора опорного напряжения.

Кроме того, блок управления выполнен на счетчике, дешифраторе, шести триггерах, шести элементах ИЛИ, генераторе импульсов, выход которого соединен с первым входом счетчика, второй вход которого соединен с прямым выходом первого триггера, третий вход — с выходом первого элемента ИЛИ, а выход — с входом дешифратора, первый выход которого соединен с входом установки второго триггера и входом "Сброс" третьего триггера, второй и третий выходы — соответственно с входами установки четвертого и пятого триггеров, четвертый выходс-первым входом второго элемента ИЛИ, пятый выход — с входом установки шестого триггера, шестой выход— с первыми входами соответственно первого, третьего, четвертого, пятого и шестого элементов ИЛИ, вторые входы всех элементов ИЛИ объединены и соединены с шиной "Сброс" и входом

"Сброс" первого триггера, причем информационный и тактовый входы первого, второго, третьего, четвертого и пятого триггеров объединены и соединены с общей шиной, прямые выходы

1156258 второго, третьего, четвертого, пятого и шестого триггеров и инверсный выход второго триггера соединены соответственно с вторым, третьим, четвертым, первым, шестым и пятым . 5 выходами блока управления, а входы

"Сброс" второго, четвертого, пятого и шестого триггеров соединены с выходами соответственно второго, пятого, шестого и третьего элементов ИЛИ, 1О выход четвертого элемента ИЛИ соединен с входом установки третьего триггера, вход установки первого триггера соединен с шиной "Пуск".

На, фиг. 1 изображена структурная 15 электрическая схема преобразователя; на фиг. 2 — временные диаграммы работы преобразователя; на фиг. 3 — структурная электрическая схема рабочего фазовращателя; на фиг. 4 — структур- 20 ная электрическая схема блока фазовых компараторов; на фиг. 5 — структурная электрическая схема блока управления; на фиг. 6 — временная диаграмма работы блока управления; на фиг. 7 — 25 структурная электрическая схема корректирующего компаратора; на фиг. 8— структурная электрическая схема формирователя импульсов; на фиг. 9структурная электрическая схема бло- ЗО ка компенсирующего тока.

Преобразователь {фиг. 1) содержит последовательно соединенные генератор 1 опорного напряжения, фазовращатель 2, блок 3 фазовых компараторов, шифратор 4, реверсивный счетчик 5, 1 дешифратор 6, блок 7 компенсирующего тока, ключ 8, последовательно соединенные фазовращатель 9 смещения, блок 10 фазовых компараторов, шифра- 4О тор 11, блок 12 регистра числа, блок 13 компенсирующего тока, формирователи 14 и 15 импульсов, выходы которых соединены с входами счетчика 5 соответственно, элементы И 16 - 45

18, корректирующие компараторы 19 и 20, инверсные выходы которых соединены с входами элемента И 18, опорные фазовращатели 21 и 22, входы которых объединены и подключены к входу фазо-5О вращателя 9, а также содержит блок 23 управления. Корректирующий компаратор 19 имеет прямой 24 и инверсный 25 выходы, корректирующий компаратор 20 имеет прямой 26 и инверсный 27 выходы, элементы И 16—

18 имеют выходы 28 — 30, а формирователи 14 и 15 — выходы 31 и 32.

На временной диаграмме (фиг. 2> обозначено: напряжения на выходах 2432 корректирующих компараторов 19 и 20, элементов И 16 — 18, формирователей 14 и 15.

Логические состояния указанных блоков обозначены: и и 5 — (0,1) логические состояния на выходах 24 и 25, Ь и 5 — на выходах 26 и 7, Р = оЪ, Р = а Ь, Гз = Ь вЂ” на выходах 28 — 30. Рабочий фазовращатель 2 (фиг. 3) выполнен на резисторах 33

35, ферромагнитных сердечниках 36 и 37, на которых нанесены рабочие обмотки 38 и 39, управляющая 40 и компенсирующие 41 и 42 обмотки.

Блок 3 фазовых компараторов (фиг. 4) выполнен на фазовых компараторах 43, опорных фазовращателях 44, триггерах 45, резисторе 46.

Блок 23 управления (фиг. 5) выполнен на генераторе 47 импульсов, счетчике 48, дешифраторе 49, триггерах 50 — 55, элементах ИЛИ 56 — 61.

Генератор 47 имеет выход 62, дешифратор 49 имеет выходы 63 — 68, триггер 51 имеет прямой выход 69, инверсный выход 70, триггеры 52 — 54 имеют соответственйо выходы 71 — 74.

Корректирующий компаратор 19 или 20 (фнг. 7) может быть выполнен на ко .параторе 75 напряжений, например микросхема 521 СА2,инверторе 76.

Формирователь 14 или 15 импульсов (фиг, 8) может быть выполнен на диоде 77, конденсаторе 78, элементах И-НЕ 79 и 80.

Источник тока в блоке 7 или 13 компенсирующего тока (фиг. 9) выполнен на транзисторах 8t — 84 и резисторах 85 и 86.

В качестве генератора 1 опорного напряжения может быть использован любой генератор гармонических колебанйй со стабилизацией амплитуды и частоты его выходного напряжения и с симметричным выходом.

Шифраторы 4 и 11 моГут быть выполнены на основе интегральных микросхем, например 155-й серии.

В качестве реверсивного счетчика 5 может быть использован реверсивный двоичный счетчик, в котором имеется воэможность предварительного занесения информации (например К155

ИЕ7) .

Дешифратор 6 может быть выполнен на основе интегральных микросхем, например 155-й серии.

6258

7 115

Блок 12 регистра числа может быть выполнен на основе триггеров 155-й серии, н .пример К155 ТМ2, К155 ТМ7.

Элементы И 16 — 18 могут быть выполнены на интегральных микросхе- 5 мах 155-й серии, например К155 ЛАЗ.

В качестве ключа 8 могут быть использованы микросхемы К 143 КТ1, КТ681, КТ682 и др.

Преобразователь работает следую- ц» щим образом.

В первом такте при помощи грубой ступени лреобразования происходит определение,ю старших разрядов. цифрового кода: сигнал с выхода фаэовращателя 2 с фазовым. сдвигом У„, пропорциональным величине преобразуемого сигнала 5„, поступает на первый вход блока 3. В: зависимости от величины . „ в блоке 3 срабатывает определенное количество фазовЫх компараторов, после.чего"при помощи шифратора 4 происходит формирование двоичного кода в старших разрядов и занесение их в реверсивный счетчик 5. В зависимости от кода полученных старших разрядов дешифратор 6 или включает. один из блоков (7 или 13) или выключает оба блока 7 или 13

Если входной сигнал 7„ .удовлетворяет соотношению 0 Зх(3„„,/2, то включается блок 13, ток которого 3, складываясь с преобразуемым

1 током Зх (сложение .происходит в ра бочем фазовращателе 2), образует эквивалентный входной сигнал Э, который должен удовлетворять соотношению хм/2 3> с .7хт/2+7„ /2

Если входной сигнал 3„ удовлетворяет соотношению 3„ /2+ 3„ i 2 < g х 4О

+ Эх,„, то включается блок 7, ток которого 3 вычитается из входного тока 3>(вычитание происходит в рабочем фазовращателе 2); в результате на вход преобразователя воздействует эквивалентный входной сигнал J 2, 45 который должен удовлетворять соотношению ха 2 -"уй х f2+3„

Если же входной сигнал 7„ удовлет варяет соотношению

З„/И Э„С З „ г+.7-„„ 2, то блоки 7 и 13 выключены, поскольку фаэовые компараторы в блоке 10 настроены относительно значения 7„ /2 55 (середины диапазона изменения преобразуемых сигналов), а включение любого иэ блоков 7 или 13 осуществляется для того, чтобы эквивалентный входной сигнал, воздействующий на точную ступень в течение второгс такта преобразования, удовлетворял соотношению (1) .

Первый корректирующий компаратор 19 настроен на фазовый сдвиг, соответствующий току „ /2 (середина диапазона изменения преобразуемых сигналов). Состояние его прямого выхода обозначают через и . Настройка второго корректирующего компаратора 20 превышает настройку корректирующего компаратора 19 на величину

3„ /2, равную дискретности блока 3.

Состояние прямого выхода компаратора 20 обозначают через Ь .

Если уровни срабатывания фазовых компараторов в блоке 3 грубой ступени преобразования не изменились относительно своих номинальных значений, то в течение второго такта преобразования кодируется фазовый сдвиг, который соответствует току, удовлетворяющему соотношению (1). При этом корректирующий компаратор 19 срабатывает (a =1), а корректирующий компаратор 20 не срабатывает (Ь=О). Вследствие этого на выходе элемента И 16 появляется сигнал Г =ah, позволяющий шифратору 11 сформировать двоичный код n --m младших разрядов (п —общее количество разрядов преобразователя). Одновременно на выходах элементов И 17 и 18 будут запрещающие сигналы (уровень логического нуля) соответственно Р =аЪи F>=. ИЬ, вследствие чего показания реверсивного счетчика 5 остаются беэ изменения, поскольку на выходах формирователей 14 (Ф ) и 15 (Ф ) отсутствуют импульсы (фиг. 2).

Перед началом преобразования оба корректирующих компаратора находятся в нулевом состоянии (а=ь=О),. что достигается подачей на их вторые входы опорных сигналов с выходов опорных фазовращателей 21 и 22 и подключением первых входов корректирующих компараторов 19 и 20 через резистор 35 на общую шину (резистор 35 находится в блоке 3).

Если под влиянием дестабилизирующих факторов уровни срабатывания фазовых компараторов s блоке 3 и шифраторе 11 смещаются, например, вверх от своих номинальных значений, то код m старших разрядов, полученный в течение первого такта преобразо1156258

10 вания, оказывается меньшим, чем при отсутствии дестабилизирующих факторов, Вследствие этого компенсирующий ток 3 вырабатываемый блоком 7, 1 также уменьшается, а эквивалентный . входной ток 3,Д, воздействующий на вход преобразователя в течение второго такта преобразования и равный разности 3„ — 3, увеличивается, что приводит к срабатыванию корректи- 1О рующего компаратора 20, поэтому а=1, Ь =1 (фиг. 2b). При этом сигнал на выходе 28 элемента И 16 равный

F, =at=0, запрещает шифратору 11 формирование двоичного кода n --m младших 15 разрядов, а комбинация выходных сигналов F =ah=1 (на выходе элемента И 17) и Fэ=М=0 (на выходе 30 элемента И 18) создает на выходе 3 формирователя 14 импульс, который, 20 поступая на счетный вход "Сложение" реверсивного счетчика 5, увеличивает его показания на 1, так что эквивалентный ток 3, вызывающий фазовый сдвиг выходного напряжения рабочего 25 фазовращателя 2, подлежащий кодированию в течение второго такта преобразования, находится в интервале xmf244 э < 3„ /2+ „,„/2, в пределах которого настроены фазовые компарато-щ ры в шифраторе t1.

Аналогично можно показать, что при смещении уровней срабатывания фазовых компараторов в блоке 3 и шифраторе 11 в сторону уменьшения отно сительно их номинальной настройки, эквивалентный ток 3» равный разности 1 — 7„ и воздействующий на

К1 . вход преобразователя в течение второ

40 го такта преобразования, меньше половины диапазона изменения преобразуемых сигналов. Поэтому а.=Ь=О (ни один из корректирующих компараторов ие срабатывает вследствие чеS

45 го на выходе элемента И 18 появляется положительный перепад Рв =ЙЬ=1, что вызывает появление импульса на выходе 32 формирователя 15) фиг. ?k. Это приводит к уменьшению на единицу показаний реверсивного

50 счетчика 5. В результате эквивалентный ток 3, воздействующий на вход преобразователя и вызывающий фазовый сдвиг выходного напряжения рабочего фазовращателя 2,.подлежащий кодирова55 нию в течение второго такта, находится в нужном интервале Э„„,/2< 7 с 3, / .+

+ 3„J2 в пределах которого произнедена настройка фазовых компараторон в шифраторе 11.

Режим счета реверсивного счетчика 5 при проведении коррекции обеспечивается подачей импульсон соответствующей полярности на счетные входы + или †. При этом на втором счетном входе в это время должен быть уровень логической "1" Все это обеспечивается введением в состав преобразователя формирователей 14 и 15.

Блоки 7 и 13 компенсирующего тока состоят из наборов источников тока.

Блок 7 компенсирующего тока содержит

m-1

2 источников тока (n — количество двоичных разрядов выходного кода,. определяемых в течение первого такта преобразования), величины токов которых образуют арифметическую прогрессию. Например, для m--3 н блоке 7 необходимо иметь четыре источника тока с выходными токами, образующими ряд

Зо 27о 33о 47 . Источник тока (фиг. 9) состоит из генератора тока (транзисторы 81 и 82) и переключателя тока .(транзисторы 83 и 84). Величина тока определяется питающими на" пряжениями F F и резисторами 85 э и 86.

В зависимости От напряжения, подаваеМОГО на базу транзистора 84 (с выхода д .шифратора 6), ток проходит через транзисторы 84 (источник включен) или 83 (источник выключен).

Блок 13 компенсирующего тока отличается от блока 7 тем, что в своем составе он имеет на один источник тока меньше.

Если полярность тока источников в бяОках 7 и 13 одинакова, то компенсирующие обмотки фаэовращателя 2, н котором подключены выходы блоков 7 и 13, должны быть намотаны в противоположных направлениях.

Рабочий фазовращатель 2 (фиг. 3) состоит из трех резисторов 33 — 35 и реактивного Х сопротивления, включенных по мостовой схеме. В диагональ АВ подается опорное напряжение с выхода генератора 1. С диагонали СД снимается напряжение, сдвинутое на

ВеЛИчИНУ .Ч&ы„ ОТНОСИТелЬНО ВХОДНОГО по закону вых где Я» — сопротивление резистора 35.

В качестне реактивного сопротивления Хо используется управляемая индуктивность, выполненная по схеме простейшего магнитного усилителя:

1156258

12 два ферромагнитных сердечника 36 и 37 с нанесенными на каждом из них рабочими обмотками 38 и 39, включенными встречно..Управляющая 40 и компенсирующие 41 и 42 обмотки нанесены на оба сердечника вместе.

Опорные фазовращатели 21 и 22 отличаются от фазовращателя 2 отсутствием управляющей и компенсирующих обмоток. Их перестройка осуществля- 10 ется изменением. величины резистора 35, при этом изменяется отношение Р"/Х,, а значит и величины фазовых сдвигов их входных напряжений.

Фазовращатель 9 смещения отличается от опорных фазовращателей 21 и 22 тем, что имеет симметричный выход (точка Д не заземляется (фиг.3), Структурная схема блока 3 фазовых компараторов (фиг. 4) включает фазо- рО вые компараторы 43 (например К521СА2), опорные фазовращатели 44, триггеры 45 для запоминания состояний фазовых компараторов..В зависимости от величины Ч„ в блоке 3 (фиг. 4) срабаты- 25 вает определенное количество компараторов 43, в результате чего в триггерах 45 зафиксируется унитарный код, пропорциональный величине Ч„. Количество компараторов в блоке 3 равно эп 11-1 где m — - количество двоичных разрядов выходнсго кода, определяемых грубой ступенью преобразования.

Блок 10 фазовых компараторов точной ступени преобразования отличает35 ся от блока 3 лишь величиной настройки фазовых компараторов.

В блоке 23 управления применены микросхемы 155-й серии. При нажатии кнопки "Hycx" начинается подсчет им40 пульсов генератора 47 счетчиком 48 (фиг. 5). Дешифратор 49 выделяет из этой серии 1,3,7,8,9 и 10-й импуль-. сы на выходах 63 — 68. Первый импульс устанавливает в 1" триггер 51 фор- 4

Э 45 мируя сигнал разрешения на шифратор 4 и в ."0" — триггер 52, переводя реверсивный.счетчик 5 из режима хранения в режим записи. После записи старших разрядов кода (с выхода шифратора 4)

Ю в реверсивный счетчик 5 третий импульс устанавливает в "1" триггер 53, переводя реверсивный счетчик 5 из режима записи в режим хранения, после чего начинается процесс компенсации сдвига фазы выходного напряжения фаэовращателя 2.

К моменту прихода 7-ro импульса на вход счетчика 48 процесс компенсации завершается. Седьмой импульс устанавливается .в ™1" триггер 54 ключ 8 открывается, что обеспечивает поступление выходного напряжения фазовращателя 2 с фазовым сдвигом ч" пропорциональным току Э, на вход точной ступени преобразования (блок 10, шифратор 11, блок 12).

Интервал времени между 7 и 8-ым импульсами, поступающими на вход .счетчика 48, выделен для коррекции результата, полученного в течение первого такта преобразования: в зависимости от состояния корректируюших компараторов 19 и 21 показания реверсивного счетчика 5 увеличиваются, уменьшаются или остаются беэ изменения.

Восьмой импульс устанавливает в "0" триггер 51 формируя сигнал разрешения на шифратор 11 точной ступени преобразования. Девятый импульс устанавливает а "1" триггер 55, в результате чего двоичный код с выхода шифратора 11 (младшие разряды выходного кода) заносится в блок .12.

Десятый импульс обеспечивает начальную установку триггеров .50-.55 ° реверсивного счетчика 5: и счетчика 48, а также блока 12, подготавливая преобразоватЕль к следующему циклу преобразования.

Таким образом, введение в преобразователь двух корректирующих компараторов, двух опорных фаэовращателей, трех элементов И, двух формирователей и реверсивного счетчика,. включенных соответствующим образом, повышает точность аналого-цифрового преобразования.

1156258

1156258

РУд

27 ф /8 . 2

Юлону 3

1156258

/(ыифротощ

Рл,юГ го

ФОЯ05ращателЯ г

Кое8ерсы3иону счетчику 5 4 ФКя ввуза

1156258

Прям оц Ин3ерсив|//. Ь//ОЙ Юб/А Рд

6У

71

Т2

Фиг, б. ЬоЮ

Дб/хОР выход

Л оо у « g1 — (72 з

73

Tip, 74 т, 7

Eg

Й, ) Фиг. Я

Составитель A. j. èòîâ

Редактор Е.Копча Техред Л.Коцюбняк Корректор В.Синицкая

Заказ 3 195/55 Тираж 872 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г.Ужгород,. ул.Нроектная, 4