Мультиплексное устройство для обмена информацией

 

1. МУЛЬТИПЛЕКСНОЕ УСТРОЙСТВО ДЛЯ ОБМЕНА ИНФОРМАЦИЕЙ, содержащее узел прерывания, узел захвата магистрали и регистр управляющего слова , информационные входы - выходы которых образуют управляющий входвыход устройства, узел формирования адреса, выход которого является первьш адресным выходом устройства, регистр информации, первый и второй информационные входы-выходы которого являются соответственно первым и вторым информационными входами - выходами устройства, и распределитель сигналов управления циклом, первый, второй , третий и четвертый выходы которого подключены соответственно к управляющим входам узла захвата магистрали , узла формирования адреса, регистра управляющего слова и регистра информащи, отличающееся тем, что, с целью сокращения аппаратурных затрат, в устройство введены узел генераций адресов, узел синхронизации обмена и коммутатор констант, причем информационный вход и вход сброса узла синхронизации обмена соединены соответственно с информационными входами-выходами узла захвата магистрали и узла прерывания,, первая группа вьпсодов является группой выходов синхронизации устройства, а вход задания направления обмена подключен к пятому выходу распределителя сигналов управления циклом, группа входов которого .соединена с второй группой выходов узла синхронизации обмена , с управляющим выходом регистра управляющего слова и первым управляющим выходом узла генерации адресов , второй управляющий выход которого соединен с входом пуска узла захвата магистрали, вход синхронизации является входом синхронизации устройства , а информационный выход соединен с вторым адресным выходом устройства и информационным входом коммутатора констант, первый и второй управляю (Л щие входы которого подключены соотс: ветственно к шестому выходу распределителя сигналов управления циклом и синхронизирующим выходом узла прерывания , вход синхронизации которого соединен с информационнь м входом регистра управляющего слова и выходом ел узла формирования адреса, информаци онный вход которого является адресным входом устройства, выход коммуел татора констант соединен с управляю4 щим входом-выходом устройства, прио: чем узел генерации адресов.содержит задающий генератор, злемент Ни злемент ИЛИ, причем счетный вход счетчика соединен с выходом задающего генератора, группа выходов образует информационный выход узла, выходы первого и последнего разряде счетчика Соединены соответственно с первым и BTopbw входами элемента И, выход которого является первы управляющим выходом узла и соединен с

СОЮЗ СООЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

4(s1) G 06 F 13/14

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

% у

1 с

ФМ»МВйзФЭЪ» 4 ЮЮЧМ» . ФФ »»-.

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ф (21) 3592481/24-24 (22) 16.05.83 (46) 23.05.85. Бюл. У 19 (72) А. А.. Белоушкин и А. А. Литаврин (53) 681.3(088. 8) (56) Патент CIHA И 4156796, кл. G 06 F 9/16, опублик. 1979, Авторское свидетельство СССР

Р 1051526, кл. G 06. F 3/04 1982. (54)(57) 1. МУЛЬТИПЛЕКСНОЕ УСТРОЙСТВО ДЛЯ ОБМЕНА ИНФОРМАЦИЕЙ, содержащее узел прерывания, узел захвата магистрали и регистр управляющего слова, информационные входы - выходы которых образуют управляющий входвыход устройства, узел формирования адреса, выход которого является пер- . вым адресным выходом устройства, регистр информации, первый и второй информационные входы-выходы которого являются соответственно. первым и вторым информационными входами - выходами устройства, и распределитель сигналов управления циклом, первый, второй, третий и четвертый выходы которого подключены соответственно к управляющим входам y çëà захвата магистрали, узла формирования адреса, регистра управляющего слова и регистра информации, о т л и ч а ю щ е е с я тем, что, с целью сокращения аппаратурных затрат, в устройство введены узел генерации адресов, узел синхронизации обмена и коммутатор констант, причем информационный вход и вход сброса узла синхронизации обмена соединены соответственно с информационными входами-выходами узла захвата магистрали и узла прерывания,,первая группа выходов является группой вы„„SU„„>1ЛЯВ A ходов синхронизации, устройства, а вход задания направления обмена подключен к пятому выходу распределителя сигналов управления циклом, группа входов которого соединена с второй группой выходов узла синхронизации обмена, с управляющим выходом регистра управляющего слова и первым управляющим выходом узла генерации адресов, второй управляющий выход которого соединен с входом пуска узла захвата магистрали, вход. синхронизации. является входом синхронизации устройства, а информационный выход соединен с вторым адресным выходом устройства и информационным входом коммутатора

:констант, первый и второй управляющие входы которого подключены соответственно к шестому выходу распределителя сигналов управления циклом и синхрониэирукщим выходом узла прерывания, вход синхронизации которого соединен с информационным входом регистра управляющего слова и выходом узла формирования адреса, информационный вход которого является адресным входом устройства, выход комму" татора констант соединен с управляющим входом-выходом устройства, причем узел генерации адресов. содержит задающий генератор, элемент И и элемент ИЛИ, .причем счетный вход счетчика соединен с вьмодом задающего генератора, группа выходов обра эует информационный выход узла, выходы первого.и последнего разрядов счетчика соединены соответственно с первым и вторым входами элемента И, яьмод которого является первым управляющим вьмодом узла и соединен с! 157546 первым входом элемента ИЛИ, второй вход н выход которого являются соответственно входом синхронизации н

BTopbIM управляющим выходом узла гене рации адресов, при этом узел синхронизации обмена содержит регистр сдвига, пять элементов И, элемент задержки и элемент HE причем информационный вход регистра сдвига соединен с информационным входом узла синхронизации обмена, вход сброса через элемент задержки соединен с входом сброса узла, первый вход первого элемента И соединен через элемент НЕ с входом задания направления обмена узла и первыми входами второго и третьего элементов И, а выход - с первым входом четвертого элемента И, второй вход которого подключен к входу сброса узла, первый выход регистра сдвига соединен с вторым входом второго элемента И, второй выход, — с вторыми входами первого и третьего элементов И и инверсным выходом пятого элемента И, прямой вход которого соединен с третьим выходом регистра сдвига, четвертый регистр сдвига и выходы первого и второго элементов И образуют первую группу выходов узла, третий выход регистра сдвига и выходы третьего, четвертого и пятого элементов

И образуют вторую группу выходов узла синхронизации обмена.

Изобретение относится к вычислительной технике и предназначено для сопряжения магистрали системы обработ. ки данных с магистралью периферийных устройств, например магистралью адаптеров каналов связи.

Цель изобретения — сокращение аппаратуриых затрат.

На фиг. 1 предст;влеиа блок-схема устройства; на фиг. 2 — функциональ- 10 ная схема узлов захвата магистрали, узла синхронизации и узла прерываний, составляющих интерфейсный блок; иа фиг. 3-7 - функциональные схемы распределителя сигналов управления цик- 1$ лом, узла генерации адресов, комму2. Устройство по и. 1 о т л и ч à n m е е с я тем, что узел saxвата магистрали содержит два триггера и элемент И, причем выход первого триггера соединен с инверсным входом элемента И и входом сброса второго триггера, синхровход которого является входом пуска узла, а выход подключен к информационному вхОду первого тр: ггера, вход сброса и сиихровход которого соединены соответственно с управляющим входом узла и прямым входом элемента И, выходы первого и второго триггеров и выход и прямой вход элемента И образуют информационный вход-выход узла.

3. Устройство по п. 1, о т л и— ч а ю щ е е с я тем, что распределитель сигналов управления циклом содержит счЕтчнк, дешифратор и триг гер, причем тактовый вход счетчика и первая группа входов дешифратора образуют группу входов распределителя, группа выходов счетчика соединена с второй группой входов дешифратора, первый и второй выходы которого соединены соответственно с установочным входом и входом сброса триггера, а группа выходов образует второй, третий и шестой выходы распределителя, второй выход дешифратора и выход триггера являются соответственно первым и пятым выходами распределителя.

2 татора констант, регистра управляющего слова и узла формирования адреса соответственно; на фиг. 8-10— временные диаграммы работы устройства; на фиг ° 1! — пример структуры системы,.использующий устройство для сопряжения с телеграфными каналами связи; на фиг. 12 — пример используемого в системе канального адаптера; на фиг. 13 — блок-схема алгоритма работы устройства

Устройство содержит (фиг. 1) узел 1 генерации адресов, распределитель 2, сигналов управления циклом, интерфейсный блок 3, шины 4 системной магистрали, через которую устройство соеди3 li няется с управляющей ЗВМ (не показана) и шины 5 магистрали периферийных устройств, к. которой подключены периферийные устройства, например, адаптеры телеграфных каналов связи, регистр б управляющего слова, узел 7 формирования адреса, коммутатор 8 констант, регистр 9 информации.

Интерфейсный блок 3 состоит из узла

10 захвата магистрали, узла ll синхронизации обмена и узла.12 прерываний е

Узел 10 захвата магистрали (фиг. 2) содержит триггеры 13 и 14, элемент И 15, шину 16 входа пуска, шину 17 управляющего входа и шины 1.8 - 21 инфор" мационного входа-выхода узла 19.

Узел I I синхронизации обмена (фиг,. 2) содержит регистр 22 сдвига, элемент

НЕ 23, элемент 24 задержки, первый

25, второй 26, четвертый 27, третий

28 и пятый 29 элементы И, шины 30 и

3l третьего и четвертого выходов . регистра 22, шину 32 входа задания направления обмена узла 11, шины 3335 выходов элементов И 25, 27 и 29, шину 36 входа сброса узла ll, шины

37 и 38 выходов элементов И 26 и

28. Шины 31, 33-и 37 образуют первую группу выходов, а шины 30, 34, 35 и 38 — вторую группу выходов ysла 11.- Увел 12 прерываний (фнг. 2) содержит магистральный усилитель 39, триггеры 40 и 41., элемент HE 42, элемент И 43, шины 44 — 46 информационного входа-выхода и шины 47 и 48 выхода и входа синхронизации узла 11.

Распределитель 2 сигналов управления циклом содержит (фиг. 3) счетчик 49,. дешифратор, организованный на элементах ИЛИ 50 — 53 и элементах

И 54 — 64 ° триггер 65 ° шины бб и 67, составляющие вместе с шинами 30, 34, 35 и 38 группу входов расчределителя

2, шйны 68 и 69 шестого выхода, шины 70 — 72 второго выхода, шины 73 и

74 третьего выхода и шины 75 и 76 четвертого выхода распределителя 2.

Узел 1 генерации адресов содержит (фиг. 4 ) задающий генератор 77, счетчик 78 ° элемент И 79, элемент

ИЛИ 80, шины 81 - 86 информационного выхода, шину 87 сннхронизирующего входа узла 1.

Коммутатор 8 констант (фиг. 5) состоит из элемента ИЛИ 88 и группы магистральных усилителей 89. Выход элемента ИЛИ 88 соединен с входом

57546 4

10 !

И

45 управленйя магистральных усилителей

89, а входы соединены с информационными входами магистральных усилителей 89 и с шинами 47 и 68 и 69 .(фиг. 2). Другие информационные входы магистральных усилителей 89 соединены с шинами 81 — 86 выходов распределителя 2 (фиг. 4) и адресными перемычками 90.

Регистр б .управляющего слова содержит (фиг. 6) запоминающий регистр

91, магистральные усилители 92 и 93 и элементы И 94 и 95.

Узел 7 формирования адресов содержит (фиг. 7) регистр 96, счетчик 97, две группы магистральных усилителей

98 и,99, элемент ИЛИ 100 и элемент

H l01

В рассматриваемом примере устройство работает в телеграфном концентраторе и в центре коммутации сообщений (ЦКС). Как концентратор, так и

ЦКС, являются специализированными вычислительными системами, предназначенными для использования в телеграфной сети коммутации сообщений.

Основой таких систем (фиг. 11) является микроЭВМ (СОД) !02 одношинной структуры, функциональные устрой" ства которой (процессор 103, память

104,контроллеры периферийных устройств

105 и т.п.) обьединены одной системной магистралью межмодульного параллельнога интерфейса 4, имеющий единое адресное пространство. К этой магистрали, наряду с другими устройствами, подключено и предлагаемое устройство

106, осуществляющее. посредством магистрали 5 обслуживание канальньпс адаптеров 107 в режиме разделения времени.

Каждый канальный адаптер содержит (фнг. 12) дешифратор 108 номера канала связи и приемно-передатчик 109, состоящий из регистров 110 и ll! сдвига и элемента И 1!2.

Устройство работает следующим образом.

Устройство не содержит специальных средств, хранящих инфармацию о текущем состоянии каналов связи. Необходимая управляющая информация, отражающая состояние каналов, pasмещается в основной памяти микроЭВМ

102, существующей как ресурс вычислительной системы, независима ат наличия устройства 106.

1157546

Устройство 106 работает с зонами памяти 104, содержащими необходимую информацию о состоянии каналов связи, методом прямого доступа, выполняя рутинные операции по приему и 5 передаче информации беэ участия процессора 103 и затрат вычислительного ресурса системы. Функциональная законченность устройства проявляется

s выполнении им определенных законченных операций по обмену информацией между памятью 104 и каналами связи.

Канальные адаптеры 107 никакой управляющей информации о предистории и текущем состоянии обмена по каналам связи не содержат. Каждый канальный адаптер 107. с помощью приемно-передатчика 109, представляющего собой по 10 .существу параллельно-последовательный преобразователь, выполненный на регистрах 110 и 111 сдвига, обеспечивающий обмен информацией с дуплексными телеграфными. каналами связи, работающими со скоростью 50, 100,200 и 600 бод со стартстопной синхронизацией 5-или 8-элементным кодом, Максимальная скорость обмена обслуживаемых каналов связи определяет З0 период цикла опроса устройством канальных адаптеров 107 равный примерно 6,6 нс.

Взаимодействие устройства с канальными адаптерами осуществляется 35 следующим образом.

Узел 1 осуществляет непрерывный опрос канальных адаптеров 107 путем периодической последовательности . выдачи адресов каналов с помощью 40 счетчика 78 и адресных шин 81 — 86 магистрали. Значение младшего разряда адресного кода на шине 81 определяет фазу обслуживания приема или передачи, а остальные разряды на 45 шиках 82 — 86 определяют номер какала, который опознается одноименным канальным адаптером 107.

Канальный адаптер 107, принявший знак информации, а момент его опроса $Ь (в фазе обслуживанич приема) формирует.на шине 87 сигнал "Прием", который через элемент ИЛИ 80 анализирует процедуру обслуживания данного канала по приему - занесение принятого 55 знака (с помощью информационных шин 5 магистрали и информационного регистра 9) в подготовленную программой для данного канала буферную область памяти 104 °

Канальные адаптеры 107, не принявшие на момент их опроса знака информации, сигнала "Прием" на шине 87 не формируют.

Обслуживание канальных адаптеров

107 на передачу заключается в том, что устройство с периодом, равным времени передачи одного знака в канал связи (данный период задается старшим разрядом счетчика 78 узла 1), последовательно в соответствии с адресами обслуживаемых каналов выбирает из памяти 104 управляющие снова передачи и анализирует в них разряд разрешения передачи, В случае разрешения передачи в обслуживаемый канал связи устройство осуществляет занесение в данный канальный адаптер .107 информационного байта в соответствии с текущим адресом буфера.

Функционирование устройства иллюстрируется блок-схемой алгоритма (фиг. !3) и временных диаграмм (фиг, 8 — 10).

На временных диаграммах приведена работа узлов 10 — 12 интерфейсного блока 3 фиг. 8 и обозначены интервалы: Т вЂ” время обмена — один акт . обращения устройства 106 и памяти 104 по чтению (фиг. 8а) или по записи (фиг. 8б); т - временной интервал, задающий гарантирование задержки между интерфейсными сигналами (в соответствии с ОСТ 11.305.903-80). Величина данной задержки определяется тактирующей частотой регистра 22, используемого как линия задержки.

На фиг. 8а приведена временная диаграмма работы узла 10 захвата магистрали интерфейсного блока 3, Работа распределителя 2 иллюстрируется также временными диаграммами (фиг. 9). Временной интервал 1 на диаграммах (фиг,9) обозначает время обслуживания одного канала связи по приему или передаче.

Диаграммы приведены для случая обслужив ания приема знак а. Отличия при обслуживании передачи показаны пунктиром (фиг . 9). На шине 18 (фиг. 9) пунктиром показан сигнал

"Конец цикла" в случае отсутствия разрешения приема или передачи по обслуживаемому каналу связи.

1 5754о

Работа узла иллюстрируется временными диаграммами (фиг. 10) на которых временной интервал Т. показывает период опроса устройством всех каналов связи, а диаграммы ПИО,ПДО, ...,ПГ!31, ПДЗ1 показывают опрос 32-х канальных адаптеров 107 по приему и передаче, Обозначения (номера 1 временных осей диаграмм (фиг. 8 — 10) соответ: ствуют обозначениям шин на функциональных схемах (фиг. 2 — 7).

В процессе работы устройства узел 1 выдачей на шины 81 — 86 сигналов адреса осуществляет непрерывный периодический опрос канальных адаптеров 107; При опросе канального адаптера 107, принявшего знак информации, на шине 16 формируется сигнал инициации, поступающий на вход узла 10, который, получив сигнал инициации, осуществляет захват шин 4 магистрали СОД, и, с помощью распределителя 2 по адресам, выдаваемым коммутатором 8, осуществляет .последовательное чтение из закреп" ленных для данного канала ячеек памяти

104 управляемого слова и значения адреса информационного байта для занесения их соответственно в регистр 30

6 и узел 7. Причем в адресе байта старшие разряды, определяющие начальный адрес буферной области памяти 104 для приема информации, вадаются программой при выделении буфера, д а младшие разряды, число которых определяет размер буфера, увеличиваются устройством на единицу после приема очередного знака. Затем по полученному адресу узел 11 с помощью 40 распределителя 2 и регистра 9 информации заносит принятый на шинах 5 знак информации в память 104.

Затем узел I l по сигналам распре- 4S делителя 2 осуществляет занесение в память 104 в обратном порядке прочитанных слов — адреса байта и управ-. ляющего слова, после чего устройство освобождает шины магистрали СОД, а SO узел начинае опрос следующего канального адаптера 107.

Если после завершения описанного цикла обслуживания очередного канала, узел 7 регистрирует ситуацию, S5 требующую реакции СОД, то он устанав- . ливает сигнал на шину 48, идентифицирующий ситуацию Конец буфера", по которому узел 12 осуществляет процедуру прерывания программы в СОД.

Процесс передачи знака информации из буферной области памяти !04 в канал связи осуществляется аналогично, с той лишь разницей, что начальная инициация узла !О производится сигналом на шине 16 с выхода узла 1, выдаваемым по окончании передачи по опрашиваемому каналу очередного знака информации, а информационный байт передается с помощью регистра 9 информации через шины 5 в соответствующий канальный адаптер 107.

Интерфейсный блок 3 (фиг. 2) устройства работает следукщим образом.

Работа интерфейсного блока 3 начинается с захвата магистрали СОД . которая осуществляется узлом 10.

На синхровход триггера 14 с выхода узла 1 (фиг. 4) по шине 16 поступает сигнал инициации. Триггер 14 устанавливается в единичное состояние, выдает сигнал запроса магистрали на шину 18 и подготавливает к срабатыванию триггер 13. При поступлении на синхравход триггера 13 сигнала разрешения захвата магистрали (P3M1) с шины 19, триггер 13 устанавливается в единичное состояние и с помощью элемента И 15 блокирует. прохождение ответного сигнапа разрешения РЗГ10 на шину 21, но выдает в шину 20 сигнал подтверждения захвата магистрали, устанавливает в исходное состояние триггер 14 и разрешает работу линии задержки, выполненной на регистре 22 сдвигa.. С этого момента начинается обмен информацией (ч те ние и s апись слова1между устройством и оператив- ной памятью СОД. На четыре выходах регистра 22 последовательно появля- > ются сигналы единичного уровня, выполнякщие следующие воздействия.

Сигнал с третьего выхода регистра 22 поступает по шине 30 на вход счетчика 49 (фиг. 3), подготавливая его к срабатыванию, и с помощью элемента

И 29 формирует сигнал "Выдача адре-!! сов на шине 35, поступающий на распределитель 2 (фиг. 3).

Затем на четвертом выходе регистра 22 на шине 31 формируется магистральный сигнал сопровождения адреса

l! u

ОБИ . После этого сигнал с второго выхода регистра 22, поступая на инверсный вход элемента И 29, запрещает формирование на шине 35 сигнаl 157546

10 ла "Выдача адреса" и в зависимости от направления обмена определяемого сигналом "Запись" на шине 32 с помощью элемента И 25 формирует на шине 33 магистральный сигнал чтения 5 данных (ДЧТ) (в случае чтения), который поступает в магистраль и на вход элемента И.27, образуя сигнал

"Чтение информации" на шине 34. В противном случае на элементе И 28 формируется сигнал "Выдача информа" ции" (в случае записи), поступающей на шину 38. Сигнал с последнего (первого) выхода регистра 22 на элементе И 26 формирует в шину 37 магистральный сигнал записи данных (ДЗП) (при записи). При чтении сигнал с nepsoro выхода регистра 22 не используется. Сигнал ответа (ОТВ)., поступающий из магистрали по шине

36, в ответ на сигналы в шинах 33 или 37 поступает на вход элемента

27, прекращая формирование сигнала

"Чтение информации" на шине 34 (в случае чтения ) и через элемент задержки 24 поступает на вход сброса регистра 22, сбрасывая одновременно все сигналы е ее выходов. При этом в ответ на снятие на шине 33 сигнала

ДЧТ (или на шине 37 ДЗП), на шине 36 30 снимается магистральный сигнал ОТВ, а задний фронт сигнала Конец обмена" на шине 30 производит переключение счетчика 49 (фиг. 3), после чего узел 11 начинает новый обмен информацией с памятью. После последнего обмена сигналом "Конец цикла" по шине 17 триггер 13 устанавливается

s исходное состояние и освобождает шину 4 магистрали СОД. 4О

Узел 12 инициируется сигналом "Конец буфера", на шйне 48, поступающим из узла 7 (фиг. 7). При этом триггер

40 устанавливается в единичное состоя- ние, выдает по шине 45 в магистраль

СОД сигнал требования прерывания (ТПР) и, подготавливает к срабатыванию триггер 41. В ответ на сигнал ТПР СОД выдает. сигнал разрешения прерывания (РЗР1) на шину 46, который поступает SO на вход элемента И чЗ и через элемент КЕ 42 вызывает установку в единичное состояние триггера 41. Сигнал с выхода последний устанавливает в исходное . состояние триггер 40, поступает на М инверсный вход элемекта И 43 запрещая распространение ответного сигнала (РЗРО) на шину 44, через магистральный усилитель. 39 формирует ответный сигнал ОТВ на шине 36 и формирует сигнал "Выдача вектора" в шину 47, который поступает на коммутатор 8 .(фиг. 5). После приема вектора прерывания СОД снимает с шины 46 сигнал РЗР1, устанавливая триггер 41 в исходное состояние.

Распределитель 2 сигналов управления циклом (фиг. 3) работает слеФ дующим образом.

Основой распределителя 2 является позиционный счетчик 49, на выходах которого по завершению очередного обмена с памятью последовательно появляются сигналы, которые определяют фазу обслуживания. канала связи (чтение управляющего слова, чтение адреса и т,п.). С помощью дешифратора эти сигналы идентифицируют обезличенные. сигналы "Выдача адреса" (шина

35), "Чтение информации (шина 34) и

"Выдача информации (шина 38), формируя сигналы на шинах управления конкретными регистрами и узлами устройства: Выдача адресной константы управляющего слова" (шина 68), Выдача адреса" (шина 70), "Выдача адресной константы текущего значения адреса" (шина 69), "Чтение управляющего слова" (шина 73), "Чтение адреса" (шина 71), "Чтение информации (шина 75),.

"Запись информации" (шина 76), "Запись адреса" (шина 72), "Запись управляющего слава" (шина 74).. Кроме того, распределитель 2 формирует сигналы управления интерфейсным блоком 3 "Запись" (шина .32) и "Конец цикла" (шина l?). Сигнал "Запись" на шине 17 формируется при установке триггера 65 в единичное состояние, При передаче производится пересылка . знака информации через регистр 9 иэ памяти СОД в канал связи, поэтому установка триггера 65 в режим записи (в единицу) производится началом четI вертай фазы обмены элемент ИЛИ 52, после чтения знака информации из памяти и .передачи его в канальный адаптер, обслуживаемый в данный момент.

При приеме знак информации пересылае ся в обратном направлении и установка триггера 65 в режим записи производится в начале третьей фазы обмена между устройством и памятью СОД через элемент И 54 и элемент ИЛИ 52,.

Установка триггера 65 в исходное состояние, что соответствует режиму

546

ll l 157 чтения, осуществляется сигналом "Конец цикла" с выхода элемента ИЛИ 53.

Сигнал "Конец цикла" формируется на шине 17 s двух случаях: при полном цикле обслуживания (с последнего по- э зициониого выхода счетчика 49 через элемент ИЛИ 53); при коротком цикле (с выходе элемента И 64 через элемент

ИЛИ 53).

Работа распределителя 2 по полному 1 или короткому циклу определяется наличием или отсутствием информации для передачи в данный канал связи, при обслуживании передачи, а при приеме — разрешением или запретом приема информации с обслуживаемого канала. Разрешение приема при передаче и соответственно отработка полного цикла обслуживания определяется одним as разрядов управляющего слова, ЗО формируккцим на шине 67 сигнал "Pasрешение", поступакяций из регистра (фиг. 6) иа инверсный вход элемента

И.64. В случае наличия разрешения работа элемента И 64 запрещена и фор- мироваиие сигнала Конец цикла" осуществляется сигналом с последнего" выхода счетчика 49, после отработки полного цикла обслуживания (пяти фаз обменов с памятью СОД). При отсут- 30 ствии сигнала разрешения на шине 67, формирование на шине 17 сигнала Конец цикла" н завершение обмена осуществляется сигналом с выхода элемента И 64, вырабатываемым после первой фазы обмена на шине 73, "Чте.. ние управлякнцего слова".

Узел l генерации адресов (фиг. 4) работает сЛедукяцим образом.

Узел 1 осуществляет постоянный 4р последовательный опрос канальных адаптеров для выявления приема знака информации, а также задает темп выдачи знаков в канальные адаптеры при передаче. Полный период работы счетчика 78 равен времени передачи одного знака информации по каналу связи. Сигнал на выходе младшего разряда счетчика, поступающего на шину 81, определяет обслуживание

%6 приема или передачи канала связи, .номер которого определяется кодом на шинах 82-86, образуемым последующими .разрядами счетчика (кроме самого старшего). Таким образом, 35 разрядность счетчика 78 определяет число. каналов связи, обслуживаемых устройством. Поскольку темп передачи знаков информации определяется старшим разрядом счетчика 78, не участвующего в опросе канальных адаптеров, то период опроса всех каналов связи равен половине периода передачи одного знака, что обеспечивает гарантированное обслуживание каждого знака при приеме. Сигналы, иницинрующие обслуживание передачи, формируются на выходе элемента И 79, на один из выходов которого поступа ет сигнал со старшего разряда счетчика 78, определякиций период передачи знаков, а на второй вход поступает сигнал с младшего разряда счетчика 78, определякщий фазу обслуживания передачи данного канала. На выходе элемента И 79 формируется сигнал "Передача", выдаваемый в шину 66.

В фазе обслуживания приема данного канала, определяемой нулевым значеI нием сигнала с младшего разряда счетчика 78, канальный адаптер, опоэнавшнй свой код н принявший знак информации, формирует на шине 87 сигнал- "Прием". Сигналы "Прием" и

"Передача" объединяются элементом

ИЛИ 80, на выходе которого формируется сигнал Инициация", поступающий . по шине 16 в интерфейсный блок 3 (фиг. 2).

Коммутатор 8 констант (фиг. 5) работает следующим образом.

Коммутатор 8 построен на магист ральных усилителях 89, которые вьг дают в шины 4 магистрали СОД значения сигналов на входах в момент присутствия на управляющих входах сигнала с выхода элемента ИЛИ 88. На входы старших разрядов коммутатора

8 поступают сигналы с адресных перемычек 90, определяющих постоянную базу адресов констант в адресном пространстве магистрали C0JI. На шины 81 — 86 входов магистральных усилителей 89 подаются сигналы с выхода узла 1 (фиг, 4), определяющие постоянные адреса управляющих слов, текущих значений адресов информационных слов и векторов прерываний для каждого иэ каналов связи н режиме приема нли передачи. На три младших разряда коммутатора 8 поступают сигналы "Выдача адресной кон" станты управляющего слова" (шина 68), "Выдача адресной константы адреса" (шина 69 ) с выходов распрелелителя 2 (фиг. 3 ) и сигнал "Вьда13

1157546

14 ча вектора прерывания" (шина 47), поступающий из узла 12, Данные сигналы модифицируют значение адресных констант обслуживаемого канала, а также поступают на вход элемента S

ИЛИ 88, осуществляющий стробирование магистральных усилителей 89.

Регистр 6 управляющего слова (фиг. 6 ) работает следующим образом. 10

Регистр 6 содержит два разряда, один иэ которыхформирует нашиие 67 сигнал разрешения приема или передачи по обслуживаемому каналу связи, доступный по записи и чтению со стороны магист >S рели СОД, а второй разряд образуется, сигналом "Конец буфера" (шина 48) и доступен со стороны магистрали только по чтению. При окончании передачи. или приема очередного блока (буфера) 20 информации на шине 48 формируется сигнал "Конец буфера", который через элемент И 95 заносится в запоминающий регистр 91 и через элемент И 94 .обнуляет .-разряд разрешения приема или передачи. При программной записи разрешения приема или передачи сиг налом с выхода двунаправленного ма. гистрального усилителя 92 производится установка в единицу разряда 30 разрешения (через элемент И 94) и обнуление разряда "Конец буфера" через элемент И 95. Занесение и выдача информации в (из) регистра 6 осуществляется соответственно ситналамн ."Чтение. управляющего слова" (шина

731 и "запись управляющего слова" .(шина 74), поступающими ив распределителя 2 (фиг. 3), Узел 7 Формирования адреса (Фиг. 7) щ работает следующим образом., Узел 7 состоит ив двух частей— постоянной (базовой) и модифицируемой. Основой постоянной части узла 7 является регистр 96, а модифицируе" мой — двоичный счетчик 97 с параллельным занесением информации. Выдача содержимого регистра 96 в магистраль СОД осуществляется с помощью двух групп магистральных усилителей

98 и 99. Число разрядов модифицируемой части определяет объем блока инФормации (буфера 1, принимаемый или передаваемый устройством методом прямого доступа. Занесение текущего значения адреса информационного байта в регистр 96 осуществляется сигналом "Чтение адреса", выдаваемым по шине 71 иэ распределителя 2 (фиг. 3).

Выдача содержимого регистра 96 при чтении или записи байта информации осуществляется сигналом "Выдача адреса",. поступающим,по шине 70, а при записи в фиксированную ячейку па" мяти для хранения. — с помощью сигна ла "Запись адреса", поступающим по шине 72, Одновременно этим же сигналом производится модификация (увеличение на единицу) текущего значения адреса для приема (или передачи) следующего информационного байта, принятого (или передаваемого) по данному каналу связи в (из) очередную ячейку информационного блока (буфера) в память СОД.

Таким образом, предлагаемое устройство обеспечивает обмен информаци ей между ЭВМ и периферийными устройствами при меньших аппаратурных затратах.!!57546

Фие. !

1157546

1 57546

17

7t

1157-546

8I

SP

Ю .5

86

S7

Фиг.0

Sf

82

8f

68

О

97

Фиг. Е

1 с Q

Фиг, 7 и

1157546

La

1157546

/7ПО

ПИ1 пд1

ЛЮ паХ

П/7Л лай

4Ь. 10

1157546 лм где

4Ьс fl лФ е>

)157546

Составитель В. Вертлиб

Редактор Н. Бобкова Техред М.Кузьма . Корректор М, Максииишинец

Заказ 3372/47- Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35 Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная,

Мультиплексное устройство для обмена информацией Мультиплексное устройство для обмена информацией Мультиплексное устройство для обмена информацией Мультиплексное устройство для обмена информацией Мультиплексное устройство для обмена информацией Мультиплексное устройство для обмена информацией Мультиплексное устройство для обмена информацией Мультиплексное устройство для обмена информацией Мультиплексное устройство для обмена информацией Мультиплексное устройство для обмена информацией Мультиплексное устройство для обмена информацией Мультиплексное устройство для обмена информацией Мультиплексное устройство для обмена информацией Мультиплексное устройство для обмена информацией Мультиплексное устройство для обмена информацией Мультиплексное устройство для обмена информацией Мультиплексное устройство для обмена информацией 

 

Похожие патенты:

Изобретение относится к области вычислительной техники и предназначено для построения коммутационных сетей вычислительных систем

Изобретение относится к электросвязи и может быть использовано в автоматизированных системах управления технологическими процессам, телемеханике и локальных вычислительных сетях
Изобретение относится к вычислительной технике

Изобретение относится к ведомственным телефонным сетям с повышенными требованиями по безотказности связи

Изобретение относится к области архитектуры компьютерной системы

Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах различного назначения для передачи информации между различными частями распределенных вычислительных систем

Изобретение относится к цифровой вычислительной технике и может быть использовано при построении средств коммутации мультипроцессорных вычислительных сетей

Изобретение относится к автоматике и вычислительной технике, в частности к системам передачи информации, и может быть использовано в вычислительных сетях, использующих общую шину для подключения нескольких абонентов
Наверх