Двоичный умножитель

 

тОКЧвЬ УШОтПЪПЬ, содеряящий двсжчный счетчик, элемент И и эяеъ/кюг задержки, вход которого соединен с входом счетчика и входом двоичного умяожйтеля , в выход - с пе{жым входом зяемепта И, о т л и ч а lof щ и и с я ВСЕСОЮЗНАЯ -и 13 TElHfiqtaig ВЙЙЛ ОТЁЙА 1«Ч ОМЖм„г «ijnacRwsi-iSXirB тем, что, с целью расширения функщюнальиых возможностей путем формирования сигналов , амш1итуднь1е значения которых зависят от величин напряжения, передающего единичные значения разрядов входа цифрового сомножителя , в него введен пканальный мультиплексор, адресные входы которого соединены с выходами paspjfaoB двоичного счетчика , выход соединен с вторым входом элемента И, первый информационный вход мультиплексора соединен со служебным входом умножителя, а остальные fi -1 информационных входов Мультиплексора соеданеиы с входами разрядов цифрового входа двоичного умножителя таким образом, что вход i-то разряда щ|фрового / 1воичмого умножителя соединен с

(191 О 11

« С 06 Р 768

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСТВ)МУ СВИДЕТЕЛЬСТВУ

ГЮСЩЧ СТВЕНМЫЙ КОМИТЕТ СССР

06 ДЕЛАМ И8061аЕТЕНИЙ И 07НР1аЩ9 (21) 3669051j24-24 (22} 65.12.83 (46) 30.%;85. Бвл. И 20 (72) .В. П. Кучеренко (71) Оимтное конструкторско-технологическое бвро "Феррит" при Воронежском политеипиеском институте (53) 681.3 (088.8)(56) Справочник по интегральным микросхемам, од ред. Б. В. Тарабрина, М.:

Энергия, 1980, с. 143..

11атеит США и 3414720, кл. 235 164, 1974. (54) (57) ДВОИЧНА УМНОЖИТВЛЬ, содержиций двоичный счетчик, элемент И и элемент задержки, вход которого соединен с входом счетчика и входом двоичного умножителя, а выход — с первым входом элемента И, о т л и ч а М |ц и и с я тем, что, с целью расширения функциональных возможностей путем формирования сигналов, амплитудные значения которых зависят от величин напряжения, передающего единичные значения разрядов входа цифрового сомножителя, в него введен л- канальный мультиплексор, адресные входы которого соединены с выходами разрядов двоичного счетчика, выход соединен с вторым входом элемента И, первый информационный вход мультиплексора соединен со служебным входом умножителя, а остальные И вЂ” 1 информационных входов мультиплексора соединены с входами разрядов цифрового входа двоичйого умножителя таким образом, что вход

$ -го разряда цифрового входа двоичного умножителя соединен с (2 — 2 + 1) информационным входом мультиплексора (где е ,1 и rn — натуральные числа, не превышаю- С щие фи и vtZ соответственно).

При необходимости наращивания разрядности двоичного умножителя; когда по техническим причинам невозможно получить простую реализацию h -канального мультиплексора 5 с большим числом каналов, к первому входу 8 мультиплексора 5 может быть подключен выход. аналогичного мультиплексора

5, адресные входы которого подключаются к дополнительной группе незадействованных выходов разрядов двоичного счетчика 2, а информационные входы соединенны . между собой по предложенной схеме и образуют группу младших разрядов кода управления двоичным умнажителем, Работа предлагаемого двоичного умножителя основана на принципах мультиплексирования

C5ьО1, состоЯний, где сЦ, — коэффициенты, принимающие значения "0" или "1" в завйсимости от логического состояния соответствующего g-го разряда цифрового входа двоичного умножителя (jð 1, 2 ... К) К-разрядного кода управления в последовательности, задаваемой двоичным счетчиком 2.

|, В исходном состоянии на входах 9 мультиплексора 5 присутствует параллельный код управления, который может задаваться наряде. с обычным цифровым двоичным кодированием в виде логических "0" и "1" еще и в виде сигналов U< величины которых, например, могут быть пропорциональными весовым коэффициентам при соответствующих разрядах кода управления и представлены в виде постояннь х напряжений или напряжений типа,0ьsin ь ф, 1 11590

Изобретение относится к автоматике и вйчислительной технике и может быть использовано при построении функциональных преобра эователей, а также в специализированных выl числительных устройствах для умножения час- 5 таты сгедования импульсных сигналов на па. .раллельный двоичный код.

Цель изобретения — расширение функциональный возможностей двоичного умножнтеля путем формирования на его выходе сиг- 16 налов, амплитудные значения которых зависят от величин напряжения, передающего единичные значения разрядов цифрового сомножителя.

На чертеже приведена функциональная схе- 15 ма двоичного умножителя.

Двоичный умножнтель содержит вход 1,, двоичный счетчик 2, элемент 3 задержки, элемент И 4, 1 -канальный мультиплексор 5, . выполненный в виде, например, дешифрато- 20 .ра 6 и аналоговых ключей 7, служебный вход 8, цифровой вход 9, выход 10.

Вход 1 соединен со счетным входом двоичного счетчика. 2 и через элемент 3 задержки с первым входом элемента И .4. Вто- 25 рой вход элемента И 4. соединен с выходом И -канального мультиплексора 5, кото- рый. может быть выполнен в виде цифрового или аналого-цифрового мультиплексора.

На чертеже в качестве примера показан ва- 30 риант технической уеализации аналого-цифрового 8-канального мультиплексора типа

564KFi2, выполненного в виде дешифратора

6 и аналоговых ключей 7. Входы. дешифратора 6 подключены к выходам разрядов двоичного счетчика 2, а выходы — к входам .управление ключами 7, информационный вхо1ды которых соединены между собой описанным ниже образом.и являются служебным и цифровым входами 8, 9, а выходы соединены между собой и образуют выход мультиплексора 5.

В общем случае адресные входы мультиилексора 5 соединены с .выходами разрядов двоичного счетчика 2, первый вход 8 муль- 45, т|и|лексора 5 является служебным входом, например для наращивания разрядности geomного умножителя, а остальные (и — 1) входов 9 соединены между собой по И| sxoдов и образуют группы с номерами),.число 50 которых не превышает офН и равно воз-. можному числу разрядов цифрового входа х умножителя, где г|= 2,4,8, ..., 2 — число информационных входов мультиплексора 5, а

К вЂ” разрядность умножителя. При этом 55 число .т соединенных между собой входов

9, входящих в g -ю, группу, принимает значения от 1 до ° ti /2|, а номер А>,|| канала

18 2 мультиплексора, входящего в j -ю группу, находится из выражения

При поступлении на счетный вход двоичного счетчика 2 входного импульсного потока. с частотой следования импульсов f изменяется состояние счетчика 2 и, следовательно, адреса коммутируемого канала мультиплексора 5. При этом на выходе мультиплексора 5 появляются уровни напряжений "еди-. ничных" и "нулевых" состояний разрядов кода управления умножнтелем, Задержанные элементом 3 задержки импульсы входной час; таты f совпадающие во времени с высокими уровнями напряжений 0;, поступающими на второй вход элемента И 4 с выхода мультиплексора 5, разрешают им прохождение на выход 10 умножителя. В результате; на выходе 10 при цифровом способе задания кода управлеяия будет лрисут.Составитель В. Данчеев

Техред Л.Микеш Корректор А.Тяско

Редактор М. Келемеш

Заказ 3590/49 :. Тираж 710, Подписное

ВНИИПИ Государственного комитета СССР ло делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП Патент", г. Ужгород,. ул. Проектная, 4

3 115901 ствовать импульсный поток, средняя частота которого пропорциональна коду управления:

В случае задания кода управления двоичньтм умножителем в виде постоянних напряжений 0(, амплитудные значения которых

8 4 могут быть пропорциональны, например, весовым коэффициентам при соответствующих разрядах, на выходе 10 умножителя формируется амплитудно-модулированный число-импульсный поток, а.в случае задания кода управления в виде, например, гармонических сигналов Орлец с разнесенными частотами, на выходе формируется частотно-модулированный число-импульсный поток.