Устройство для умножения в избыточной четверичной системе счисления

 

1. УСТРОЙСТВО ДЛЯ УМНОЖЕ НИЯ В ИЯБЫТОЧНОЙ ЧЕТВЕРИЧНОЙ СИСТЕМЕ . СЧИСЛЕНИЯ , содержащее регистр множителя, регистр множимого, причем информационные входы регистров множителя и множимого соединены соответственно с входами множителя и множимого устройства, о т л и ч а ю р е е с я тем, что, с целью . повьичения быстродействия j в негр введены П табличных формирователей произведений (П - число разрядов регистров множителя и множимого) и сумматор В четверичной системе счисления, причем группа вькодов старшего разряда регистра мноисителя соединена с первой группой информационных входов табличнь1х формирователей произведений, вторая группа-информационных входов t -го табличного формирователя произведений соединена с группой выходов 1 -го разряда ре гистра множимого. соответственно

СОЮЗ COHETCHHX

СОЦИАЛ ИСТИЧЕСНИХ

РЕСПУБЛИК

4(я) С 06 .F 7/49 1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ СССР

AO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬП ИЙ (21) 3678837/24-24 (?2). 27. 12.83 (46) 07.06.85, R . ¹ (72) В.Е.Золотовский и P.Â.Êoðoáêoâ (71) Таганрогский радиотехнический институт им. В.Д.Калмыкова (53) 681.325(088.8) (56) .1. Карцев М.А. Арифметика цифровых машин. М., "Наука"., 1969, с. 350.

2. Авторское свидетельство СССР

¹ 752335, кл. С 06 F 7/52, 1980.

3. Авторское свидетельство СССР

¹ 860062, кл. G 06 F. 7/49, 1981 (прототип). (54)(57) 1. УСТРОЙСТВО ДЛЯ УМНОЖЕ-.

НИЯ В ИЗБЫТОЧНОЙ ЧЕТВЕРИЧНОЙ СИСТЕМЕ СЧИСЛЕНИЯ, содержащее регистр множителя, регистр множимого, причем информационные входы регистров множителя и множимого соединены соответственно с входами множителя и множимого устройства, о т л и— ч а ю:щ е е с я тем, что, с целью . повынения быстродействия, в него введены Д табличных формирователей произведений (г1 — число разрядов регистров множителя и множимого) и сумматор в четверичной системе . счисления, причем группа выходов старшего разряда регистра множителя соединена с первой группой информационных входов табличных формирователей произведений, вторая группа информационных входов Ф -го табличйого формирователя произведений соединена с группой выходов Ф -го разряда регистра множимого соответственно (1 =1,?,...,11), первая груп,—

„„SU„„11 0399 A па выходов р -го табличного формирователя произведений ((=1,2,...,n-1) соединена с третьей группой информационных входов К -го табличного формирователя произведений (K=2., З,...,rl), сумматор в четверичной системе счисления содержит (n+1) одноразрядных четверичньг:. комбинационных сумматоров и 9+ 1) одноразрядных регистров, причем первая группа информационных входов одноразрядных четверичных комбинационных сумматоров соединена с группой выходов соответствующих одноразрядных четверичннх регистров, группа выходов суммы 1 -ro одноразрядного четверичного комбинационного сумматора соединена с группой входов E

ro одноразрядного четверичного регистра (1=2,3,..., n +1) соответственно, группа выходов переноса— с группой входов переноса 8 -го одноразрядного четверичного комбинационного сумматора, вторая груп- . па выходов первого табличного формирователя произведений соединена .с группой входов первого одноразрядного четверичного регистра сумматора в четверичной системе счисления, а вторая группа выходов К -го табличного формирователя произведений соединена с второй группой информационных входов J -ro одноразрядного . четверичного комбинационного сумматора в четверичной системе счисления,-, первая груййа выходов И -ro табличного Aoðìèðàâàòåëÿ произведений соединена с второй группой инфор-мационных входов Ц -го одноразрядного четверичного комбинационного

1160399 сумматора в четверичной системе счисления, группа выходов (И+1)-го одноразрядного четверичного комбинационного сумматора в четверичной системе счисления соединена с группой входов младшего регистра множителя, группы выходов разрядов которого соединены с первым выходом устройства, второй выход которого соединен с группами выходов A одноразрядных четверичных регистров.

2. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что одноразрядный четверичный комбинационный сумматор содержит комбинационный . формирователь суммы, комбинационный формирователь переноса, элемент И, двоичный двухразрядный сумматор, причем первая и вторая группы информационных входов двоичного двухразрядного сумматора соединены с первой и второй группами входов комбинационного формирователя переноса соответственно и входами двух младших бит четверичной цифры первой и второй групп одноразрядного четверичного кбмбинационного сумматора, вхоИзобретение относится к вычислительной технике и предназначено для использования в цифровых вычислительных машинах различного назначения.

Известно устройство, предназначенное для реализации операции умножения в параллельном двоичном коде, содержащее два регистра, сумматор и формирователь частичных произведений причем выход первого регистра соединен через формирователь частичных произведений с входом сумматора, выход второго регистра соединен с вторым входом формирователя частичных произведений (1) .

Однако устройство имеет малое быстродействие.

Известно также устройство умножения, основанное на обработке за один шаг умножения четырех разрядов множителя, содержащее четыре регистра, сумматор, два запоминающих устройстды старшего бита четверичной цифры первой и второй групп которого со единены с второй группой входов комбинационного формирователя переноса, третья группа входов которого соединена с выходом элемента И и выходом переноса двоичног6 двухразрядного сумматора, первый и второй .выходы суммы которого соединены с первым и вторым входами элемента И и первым и вторым входами комбинационного формирователя суммы соответственно, третий вход которого соединен с выходом элемента И, а четвертый и,пятый входы — с группой входов переноса

1!го одноразрядного четверичного комбинационного сумматора (8=2,3,... 1+1), группа выходов переноса комбинационного формирователя переноса соединена с группои входов переноса

1-го одноразрядного четверичного комбинационного сумматора (1=1,2,...

P),группа выходов комбинационного формирователя суммы соединена с группой выходов п7 -го одноразрядного четверичного комбинационного сумматора (Ю =1,2,..., и +1) . ва, счетчик, устройство управления, причем выход первого запоминающего устройства через первый регистр со-. единен с входом сумматора, выход третьего регистра — с входом четвертого регистра и через второй регистр с входом сумматора, выход сум матора соединен с входами первого запоминающего устройства и входами третьего и четвертого регистров, второй выход первого запоминающего устройства соединен с входом второго запоминающего устройства, выход второго запоминающего устройства— с входом счетчика и устройства управ ле ния f?g .

Однако устройство требует очень большого расхода оборудования и имеет недостаточное быстродействие..

Наиболее близким к изобретению по технической сущности является устройство для умножения в избыточной двоичной системе, содержащее

1160399 4 четыре регистра, схему анализа знака коммутатор, схему умножения, сумматор, причем входы первого и второго регистров и схем анализа зна ков соединены с входами устройства, выходы первого и второго регистров через схему умножения и коммутатор— с входами сумматора, выход схем анализа знака соединен с вторым входом коммутатора, выход сумматора — с входом третьего регистра, выходы третьего регистра — с входом четвертого регистра, входом сумматора и выходом устройства, выходы четвертого регистра — с входами суммато ра и выходом устройства 3.1.

Однако известное устройство предназначено для обработки последовательных кодов, имеющих в настоящее время более чем ограниченное применение, за один цикл умножения обрабатывается один двоичный разряд множителя., что приводит к малому быстродействию устройства.

Кроме того, устройство умножения требует большого расхода оборудования.

Целью изобретения является повышение быстродействия.

Поставленная цель достигаетея тем, что в устройство для умножения в избыточной четверичной системе счисления, содержащее регистр множителя, регистр множимого, причем информационные входы регистров множителя и множимого соединены соответственно с входами множителя и множимого устройства, введены 11 табличных формирователей произведений (YI — число разрядов регистров множимого и множителя) и сумматор в четверичной . системе счисления, причем группа выходов старшего разряда регистра множителя соединена с первой группой информационных входов

Vl табличных формирователей произведений, вторая группа информационных входов 4 -го табличного формирователя произведений соединена с группой выходов 4 -ro разряда регистра множимого соответственно (4 =1,2,...,n), первая группа выходов,1- -го табличного формирователя произведений (J -1 2,,, Yl -1) соединена с третьей группой информационных входов

К-го табличного формирователя произведений (К =2,3,..., П ), сумматор в четверичной системе счисления содержит (И+1) одноразрядных четверичных комбинационных сумматоров и (И+1) одноразрядных регистров, причем первая группа информациойных входов одноразрядных четверичных комбинационных сумматоров соединена с группой выходов соответствующих одноразрядных четверичных регистров, группа выходов суммы 1 -го одноразрядного четверичного комбинационного сумматора соединена с группой входов g -ro одноразрядного четверичного регистра (p =2,3...,,, + 1) соответственно, а группа выхо« 15 дов переноса — c группой входов переноса 6 -го одноразрядного четверичного комбинационного сумматора, вторая группа выходов первого таблич ного формирователя произведений сое20 динена с группой входов первого одноразрядного четверичного регистра сумматора в четверичной системе счисления, а вторая группа выходов

g-го табличного формирователя про25 .изведений соединена с второй группой информационных- входов p -ro одноразрядного четверичного комбинационного сумматора в четверичной системе счисления, первая группа выходов

И-ro табличного формирователя произведений соединена с второй группой информационных входов Pl -го одноразрядного четверичного.комбинационного сумматора в.четверичной системе

35 счисления, группа выходов (И+1)-го одноразрядного четверичного комбинационного сумматора в четверичной системе счисления соединена с группой входов младшего разряда регистра множителя, группы выходов разрядов которого соединены с первым выходом устройства, второй выход которого соединен с группами выходов и одноразрядных четверичных регистров.

4Б Кроме того одноразрядный четве> ричный комбинационный сумматор со. держит комбинационный формирователь суммы, комбинационный формирователь переноса, элемент И» двоичный двух50 рязрядный сумматор, причем первая и вторая .группы информационных входов двоичного двухразрядного сумматора соединены с первой и второй группами входов комбинационного формирователя переноса соответственно и входами двух младших бит четверичной цифры первой и второй групп одноразрядного четверичного комби1160399 национного сумматора, входы старшего бита четверичной цифры первой и второй групп которого соединены с второй группой входов комбинапионного формирователя переноса, третья 5 группа входов которого соединена с выходом элемента И и выходом переноса двоичного двухразрядного сумматора, первый и второй выходы суммы которого соединены с первым 1О и вторым входами элемента И и первым и вторым входами комбинационного формирователя суммы соответственно, третий вход которого соединен с выходом элемента И, а четвертый и пя- 15 тый входи — с группой входов переноса 0 -ro одноразрядного четверичного комбинационного сумматора (Р =2, З,...,г1 +1), группа выходов переноса комбинационного формирователя переноса соединена с группой входов переноса -ro одноразрядного четверичного комбинационного сумматора (1=1,2,...,fl), группа выходов комбинационного формирователя суммы соединена с группой выходов m .-го одноразрядного четверичного комбинационного сумматора (п=1,2,..., и +1), На фиг.i представлена структурная схема устройства для умножения в избыточной четверичной системе счис.— ления, на фиг.2 — схема сумМатора в четверичной системе счисления, на фиг.3 — схема одноразрядного четверичного комбинационного сумма- 35 тора.

Устройство для умножения (фиг.1) содержит вход 1 множителя устройства, вход 2 множимого устройства, регистр 3 множителя, регистр 4 мно- 4© жимого, табличные формирователи 58 произведений, сумматор 9 в четверичной системе счисления, первый

10 и второй 11 выходы.

Сумматор в четверичной системе 4> счисления (фиг.2) содержит одноразрядние четвернчние комбинационные сумматоры 12-16, одноразрядные четверичные. регистры 17-21, входы 2236 и выходы 37-54. SO

Одноразрядный четверичний комбинационный сумматор (фиг.3) содержит двоичный двухразрядный сумматор

55, элемент И 56, комбинационный

Формирователь 57 суммы, комбинацион- М ный формирователь 58 переноса, входы

59-61 четверичной цифры первого слагаемого и входы 62-64 второго слагаемого, входы 65 и 66 переноса из младшего разряда комбинационного формирователя 57 суммы, выходы 67 и

68 переноса в старший разряд комбинационного формирователя 58 переноса и выходы 69-71 суммы комбинационного формирователя 57 суммы.

Устройство работает следующим образом, С входа 1 множитель записывается в регистр 3, с входа 2 — множимое— в регистр 4. Сомножители представлены в избыточрoM четверичном коде, цифры которого кодируются в избыточном четверичном коде следующим образом: четверичная ее двоичное цифра изображение

0 000

+1 001

+2 010

+3 011

-1 1Ц

-2 110

Таким образом, четверичная цифра представляется в виде двоичной триады. Старший разряд триад, кодирует знак цифры, два последующих— саму цифру.

Старшая цифра множителя с выхода старшего разряда регистра 3 поступает на информационные входы первой группы табличных формирователей с

5-8 произведений. На информационные. входы второй группы табличных формирователей 5-.8 произведений поступает соответствующая четверичная цифра множимого из регистра 4. В табличных формирователях 5-8 произведений Формируются двухразрядные четверичние произведения. Младшие разряды этого произведения с выходов второй группы выходов табличных формирователей произведений поступают в первый, второй,...,(И -1)-й разряды сумматора 9 соответственно и записываются в него, Вторые цифры этих произведений с выходов первой группы табличных формирователей 5-7 произведений поступают на информационные входы третьей группы табличных формирователей 6-8 произведений соответственно.

Код в табличных формирователях

6-8 записывается в соответствии с таблицей.

Очевидно, что старшая цифра произведения может принимать значения

7 1603

О, +1, +2, — 1, -2. Старшая цифра произведения, сАормированного в табличном Аормиронателе Я произведений, поступает в (и+ 1)-й разряд сумматора

9 и записывается в него одновременно с записью младших цифр произведения.

Запись в одноразрядные регистры сумматора 9 производится со сдвигом на один разряд в сторону старших 10 разрядов, т.е. запись совмещается со сдвигом. Одновременно производится сдвиг на один разряд в сторону старших разрядов множителя в регистре

3. На этом первый цикл умножения заканчивается.

Во втором цикле аналогично первому на выходах табличных Аормирователей произведений формируется второе частичное произведение, которое поступа- 2п ет на входы сумматора, суммируется в нем со сдвинутым первым частичным произведением и записывается в одноразрядный регистр сумматора 9 со сдвигом. Содержимое регистра 3 одновременно сдвигается.

Формирование очередного частичного произведения происходит в одноразрядных комбинационных четверичных сумматорах 12-16 сумматора 9 сле-30 дующим образом.

Четверичная циАра первого слага- емого поступает на входы 59-61 одноразрядного четверичного комбинационного сумматора. Цифра второго сла35 гаемого — на входы 62-64. Младшие биты четверичных. цифр с входов 59, 60 и 62, 63 поступают на входы двоич ного двухразрядного сумматора 55, формирующего двухбитовую сумму и пе- 4р ренос. Выходы суммы поступают на. входы элемента И 56 и входы комбинационного Аормирователя 57 суммы. Третий вход комбинационногб формирователя 57 суммы соединен с выходом эле- 4 мента И 56. Четвертый и пятый входы комбинационного Аормирователя суммы соединены с входами 65 и 66, на которые поступает перенос из младшего четверичного разряда, который может принимать значения О, +1, -1.

Комбинационный формирователь 57 суммы формирует четверичную сумму на выходах 69-71. Если обозначить младший, второй и третий разряды этой 55 суммы через Z1, Z2, ZÇ соответственно, младший и второй выходы сумматора 55 через 5 1 и S 2, выход элемен99 8 та И 56 через S 3 сигналы переноса, поступающие на входы 65 и 66 — через

П, П соответственно, то комбинированный формирователь суммы описывается системой булевых функций

Z1= П & П &$1чи &$3&Г1ЧИ &$3&$1;

Z2=Z3 1П &ГЗ&$2ЧП &$3&$1

ЕЗ=П &$3ЧЛ &$2&$1.

Входы 59-64, выход элемента И 56 и выход переноса сумматора 55 соединаны с входами комбинационного фор с мирователя 58 переноса, формирующего перенос в старший разряд. Если обозначить перенос в старший разряд, равный +1, Аормирующийся на выходе

68, через П+T, перенос, равный — 1, формирующийся на выходе 67, через

П, биты первого слагаемого — Х1, Х2, XÇ, биты второго слагаемого—

Yi У2, УЗ, переменную на выходе зле» мента И 56 через $3, сигнал переноса, Аориируемого в сумматоре 55 через P комбинационный формирователь переноса описывается булевыми выражениями

П,=УЗ&ХЗ&РЧУЗ&ХЗ&$3;

rfCT=X3&737Ó3&Ã1 &Х? &Х1ЧХЗ&Х1&У2&У1, Таким образом, выполняется П циклов. Старшие разряды сформированного произведения, выталкиваемые из сумматора 9 записываются в освобоядаюшиеся разряды регистра 3. После вы-. полнения и циклов умножения в регистре 3 оказывается старшая часть произведения,в сумматоре 9 -младшая.

С выходов регистра 3 и сумматора 9 полученное произведение поступает на выходы 10 и 11 устройства.

Б предлагаемом устройстве для перемножения И -разрядных четверичных . чисел требуется выполнить П операций сложения.

В известном устройстве для представления чисел такого же диапазона необходимо 2 П избыточных двоич- . ных разрядов; Для Ьормирования произведения в 2 п -разрядном сумматоре необходимо выполнять 4 и операций сложения. Сумматоры предлагаемого устройства и известного работают в избыточных кодах и время суммирования можно полагать равным.

Таким образом,быстродействиепредлагаемого устройства в 4 раза вышее.

Кроме того, предлагаемое устройство по расходу оборудования экономичнее известного примерно на 457..

1160399

Соответствует

Выходы операции

Вторая группа

Третья группа

Первая группа

Вторая группа

Первая группа

010 000 (+2) (+3)+(+2) =+2,0

010

011

110

110

001

110

011

010 011

010 011

Информационные входы

011 010

110 111

110 001 011 10

011- .000

010 110

011 110

110 001

001 001

000 001

111 111

000 000

110 000 (+3) s (-2)+(-1) =-2, +1 (-2) х (-2)+(+1) =+1, +1 (-1) «(+3)+(+2) =О, +2 (-2) > (+3) + (О) =-1, — 1 (+1) х (+2)+ (-2) =О, О

t (-2) w (+3) + (-2) =-2, О (+3) (+3)+(+2) =+2, +3! 160399

1160399

Составитель Е.Захарченко

Техред А.Бабинец Корректор А.Тяско

Редактор О,Юрковецкая

Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Заказ 3779/46 Тираж 710

БНИИПИ Государственного комитета СССР по делам изобретений и открытий

1,13035, Москва, Ж-35, Раушская наб., д. 4/5

Устройство для умножения в избыточной четверичной системе счисления Устройство для умножения в избыточной четверичной системе счисления Устройство для умножения в избыточной четверичной системе счисления Устройство для умножения в избыточной четверичной системе счисления Устройство для умножения в избыточной четверичной системе счисления Устройство для умножения в избыточной четверичной системе счисления Устройство для умножения в избыточной четверичной системе счисления Устройство для умножения в избыточной четверичной системе счисления 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных структурах, функционирующих в модулярной системе счисления

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к вычислительной техникe и может быть использовано для построения систем передачи и переработки дискретной информации

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в многоступенчатой системе остаточных классов

Изобретение относится к вычислительной технике, а именно к цифровой обработке сигналов и данных и решению задач математической физики, и может найти применение в конвейерных потоковых машинах и многопроцессорных вычислительных машинах

 

Наверх